发明名称 合并管线交叠之显示器处理线缓冲器
摘要 本案揭示供合并有管线交叠之显示器处理缓冲器用的装置、系统以及方法。例如,本案揭示一种装置,其包含处理逻辑装置以及多个线缓冲器,其中该处理逻辑装置使用像素处理演算法以处理一影像之第一部份的像素値,并且该等线缓冲器系耦合至该处理逻辑装置。该等线缓冲器至少保存该影像相邻于该第一部份的其他部份之一些像素値。其中由该等线缓冲器保存之影像的其他部份之像素値,对应于将由像素处理演算法予以与第一部份之像素値进行旋积运算的影像之相邻部份的像素値。本案同时也揭示其他实作例。
申请公布号 TW200820213 申请公布日期 2008.05.01
申请号 TW096130710 申请日期 2007.08.20
申请人 英特尔公司 发明人 库鲁帕堤 史瑞纳斯
分类号 G09G5/30(2006.01);G09G5/377(2006.01) 主分类号 G09G5/30(2006.01)
代理机构 代理人 恽轶群;陈文郎
主权项
地址 美国