| 主权项 |
1.一种半导体记忆体元件,其包含: 许多插栓,形成在沉积在基板上之第一层间绝缘层 中; 第二层间绝缘层,形成在包含许多该等插栓之结构 上; 第一导电层,藉由通过该第二层间绝缘层,电性连 接到第一组插栓; 第一电容器,藉由通过第二层间绝缘层,形成在毗 邻该第一组插栓之第二组插栓上,而且平坦化到和 第二层间绝缘层和第一导电层相同的平面高度; 第三层间绝缘层,形成在包含该第一电容器和该第 一导电层之结构上; 第二电容器,形成在包含该第一导电层之结构上, 该第二电容器藉由通过该第三层间绝缘层电性连 接到该第一导电层;及 第二导电层,藉由通过第三层间绝缘层电性连接到 该第一电容器,而且平坦化到和第二电容器和第三 层间绝缘层相同的高度。 2.如申请专利范围第1项之半导体记忆体元件,其中 该第一电容器的宽度比该第一导电层的宽度宽,及 该第二电容器的宽度比该第二导电层的宽度宽。 3.如申请专利范围第1项之半导体记忆体元件,其中 该第一电容器包含形成在该第一组插栓的各表面 上之第一电极,形成在该第一电极上之第一介电质 层,和形成在该第一介电质层上之第二电极,及该 第一导电层则是由和第一电极所使用之材料相同 的材料所制成的。 4.如申请专利范围第1项之半导体记忆体元件,其中 该第二电容器包含形成在该第一导电层上之第三 电极,形成在该第三电极上之第二介电质层,和形 成在该第二介电质层上之第四电极,而该第二导电 层则是由和该第三电极所使用之材料相同的材料 所制成的。 5.如申请专利范围第1项之半导体记忆体元件,其中 该第一电容器和该第二电容器由上视图视之为圆 形或多边形。 6.如申请专利范围第1项之半导体记忆体元件,其中 该第一导电层和该第二导电层由上视图视之为圆 形或多边形。 7.一种半导体记忆体元件之制造方法,包含下列步 骤: 在沉积在基板上之第一层间绝缘层中,形成许多插 栓; 在包含许多该等插栓之结构上,形成第二层间绝缘 层; 藉由通过该第二层间绝缘层,形成电性连接到该第 一组插栓之第一导电层; 藉由通过该第二层间绝缘层,在毗邻该第一组插栓 之第二组插栓上,形成第一电容器,平坦化该第一 电容器到和第二层间绝缘层和第一导电层相同的 高度; 在包含该第一电容器和该第一导电层之结构上,形 成第三层间绝缘层; 藉由通过在该第一导电层上之该第三层间绝缘层, 形成电性连接到第一导电层之一第二电容器;及 藉由通过该第三层间绝缘层,形成电性连接到该第 一电容器之第二导电层,及将该第二导电层平坦化 到和第二电容器和第三层间绝缘层相同的高度。 8.如申请专利范围第7项之方法,其中该第一电容器 的宽度比该第一导电层的宽度宽,而该第二电容器 的宽度比该第二导电层的宽度宽。 9.如申请专利范围第7项之方法,其中形成该第一导 电层和该第一电容器的步骤还包含下列步骤: 藉由选择性蚀刻该第二层间绝缘层,形成曝露出该 第一组和该第二组插栓的各表面之许多第一开口, 使得用以形成第一导电层之第一开口组的宽度比 用以形成第一电容器之第一开口组的宽度窄; 藉由同时填充用以形成该第一导电层之该第一开 口组,沿着包含用以形成该第一电容器之第一开口 组之外形,沉积用以形成该第一电容器的第一电极 和该第一导电层之第一材料; 在该第一材料之上,沉积第一介电质材料; 在该第一介电质层之上,沉积用以形成第二电极之 第二材料;及 平坦化该第二材料、该第一介电质材料和该第一 材料,直到曝露出该第二层间绝缘层的表面。 10.如申请专利范围第7项之方法,其中形成该第二 导电层和该第二电容器的步骤还包含下列步骤: 藉由选择性蚀刻该第三层间绝缘层,形成曝露出该 第一导电层和该第一电容器的各表面之许多第二 开口,使得用以形成该第二导电层之第二开口组的 宽度比用以形成该第二电容器之第二开口组的宽 度窄; 藉由同时填充用以形成该第二导电层之第二开口 组,沿着包含用以形成第二电容器的该第二开口组 之外形,沉积用以形成该第二电容器的第三电极和 该第二导电层之第三材料; 在该第三材料之上,沉积第二介电质材料; 在该第二介电质层之上,沉积用以形成该第二电容 器的第四电极之第四材料;及 平坦化该第四材料、该第二介电质材料和该第三 材料,直到曝露出该第三层间绝缘层的表面。 11.如申请专利范围第9项之方法,其中用以形成许 多该第一开口之第一遮罩图案和用以形成许多该 第二开口之第二遮罩图案,具有反转的配置关系。 12.如申请专利范围第10项之方法,其中用以形成许 多该第一开口之该第一遮罩图案和用以形成许多 该第二开口之该第二遮罩图案,具有反转的配置关 系。 13.如申请专利范围第9项之方法,其中执行平坦化 之制程的步骤系采用回蚀刻制程或化学机械研磨 制程。 14.如申请专利范围第10项之方法,其中执行平坦化 之制程的步骤系采用回蚀刻制程或化学机械研磨 制程。 15.如申请专利范围第7项之方法,其中该第一电容 器和该第二电容器由上视图视之为圆形或多边形 。 16.如申请专利范围第7项之方法,其中该第一导电 层和该第二导电层由上视图视之为圆形或多边形 。 图式简单说明: 第1A图到第1D图为用以制造半导体元件的电容器之 传统方法的上视图和横截面图; 第2图为根据本发明之优选实施例的半导体记忆体 元件的上视图和横截面图; 第3A图到第3I图为根据本发明之优选实施例之半导 体记忆体元件的电容器制造方法的上视图和横截 面图;及 第4图为根据本发明之优选实施例之用以界定第一 电容器和第一导电层的区域的图形上视图。 |
