发明名称 Kontrollerverknüpfung zur Bewältigbarkeit von Maschinenhintergrund
摘要 Eine Ausführungsform der vorliegenden Erfindung ist ein effizienter Verbindungsbus. Eine erste Taktquelle erzeugt an einer Verbindungsbusleitung ein erstes Taktsignal mit einer ersten Frequenz, die mit ersten Daten synchronisiert ist, die an eine Einrichtung zu übertragen sind. Die Einrichtung weist eine zweite Taktquelle zum Erzeugen eines zweiten Taktsignals mit einer zweiten Frequenz auf, die mit zweiten Daten synchronisiert ist, wenn die Einrichtung die zweiten Daten überträgt. Die ersten und zweiten Daten bilden jeweils ein Paket, bei dem es sich entweder um ein Posted-, um ein Completion- oder um ein Non-Posted-Paket handelt. Die erste und zweite Frequenz sind unabhängig voneinander und sind jeweils in einem ersten bzw. zweiten Frequenzbereich begrenzt. Eine Warteschlangenstruktur speichert Pakete, die in einem kreditbasierten Ablaufsteuerungsverfahren benutzt werden.
申请公布号 DE102007044891(A1) 申请公布日期 2008.04.30
申请号 DE200710044891 申请日期 2007.09.20
申请人 INTEL CORPORATION 发明人 HUNSAKER, MIKAL;VADIVELU, KARTHI
分类号 G06F13/40;G06F13/42 主分类号 G06F13/40
代理机构 代理人
主权项
地址