DEZENTRALE FEHLERTOLERANTE TAKTGENERIERUNG IN VLSI CHIPS,申请号DE200550003356T-传众专利搜索

首页产品黄页商标征信

会员服务注册登录

法人/股东/高管

发明名称	DEZENTRALE FEHLERTOLERANTE TAKTGENERIERUNG IN VLSI CHIPS
摘要
申请公布号	DE502005003356(D1)	申请公布日期	2008.04.30
申请号	DE200550003356T	申请日期	2005.07.18
申请人	TECHNISCHE UNIVERSITAET WIEN	发明人	SCHMID, ULRICH;STEININGER, ANDREAS
分类号	G06F11/16	主分类号	G06F11/16
代理机构		代理人
主权项
地址

您可能感兴趣的专利

Automatic latch

Indicating system and apparatus

Separating apparatus

Collapsible wardrobe box

Submarine signaling cable

Aqueous asphalt emulsion and method of making the same

Apparatus for treating water for steam boilers

Verfahren zur Verbesserung der Alterungseigenschaften von vulkanisiertem Kautschuk

Schuheinlage zur Behebung des Senkfusses

Giesswerk zum Herstellen von halbzylindrischen Stereotypplatten

Trommelmuehle, aus der das Feingut abgesaugt wird

Spuelventil mit einem Haupt- und Hilfsventil

Verfahren zum Auskleiden gusseiserner Schleudergussrohre

Elektrostatische Vorrichtung zum Umsetzen elektrischer Stroeme in Schall und umgekehrt

An einem Deckenbalken anzubringende Aufhaengevorrichtung fuer elektrische Lampen

Beschickungsregler

Apparat zum Mischen von Fluessigkeiten mit Kohlensaeuregas fuer Bade- und Trinkzwecke