具有数据旁路路径以允许快速测试和校准的存储器装置和方法

摘要

一种同步动态随机存取存储器(“SDRAM”)装置包含将来自数据总线的数据耦合到DRAM阵列的管线写入数据路径，和将来自所述阵列的读取数据耦合到所述数据总线的管线读取数据路径。所述SDRAM装置还包含旁路路径，其允许所述写入数据路径中的写入数据直接耦合到所述读取数据路径，而不首先存储在所述DRAM阵列中。优选地通过向所述DRAM装置发布写入命令而经由所述写入数据路径耦合所述写入数据，且优选地通过向所述DRAM装置发布读取命令而经由所述读取数据路径耦合所述读取数据。禁止所述存储器阵列响应这些命令，使得所述写入数据不存储在所述阵列中，且来自所述阵列的读取数据不耦合到所述读取数据路径。

主权项

1.一种将数据耦合到存储器装置并从存储器装置耦合数据的方法，所述存储器装置具有写入数据路径、读取数据路径以及耦合到所述读取数据路径和所述写入数据路径的存储器阵列，所述方法包括：将数据施加到所述写入数据路径；允许所述数据通过所述写入数据路径朝向所述存储器阵列耦合；将所述数据从所述写入数据路径耦合到所述读取数据路径，而不首先允许将所述数据存储在所述存储器阵列中；以及允许所述数据通过所述读取数据路径而耦合离开所述存储器阵列。