| 主权项 |
1.一种用于具有多循环路径的半导体集成电路的测试方法，所述半导体集成电路包括：可扫描的第一存储元件，用时钟信号的边沿操作，并且具有数据输入端和数据输出端；至少一个可扫描的第二存储元件，用所述时钟信号的边沿操作，并且具有数据输入端和数据输出端，以通过在比系统时钟率的一个循环长的多个循环中可操作的逻辑电路中的路径，在其数据输入端接收从所述第一存储元件的所述数据输出端传播的数据，并且从其数据输出端使数据输出；和至少一个可扫描的第三存储元件，用所述时钟信号的边沿操作，并且具有数据输入端和数据输出端，以通过在所述系统时钟率的一个循环中可操作的所述逻辑电路中的路径，在其数据输入端接收从所述第一存储元件的所述数据输出端传播的数据，并且从其数据输出端使数据输出，所述测试方法包括多循环测试步骤和单循环测试步骤，所述多循环测试步骤包括：扫描步骤，以将所述第一、第二和第三存储元件中每个的所述数据输入端与所述第一、第二和第三存储元件中另一个的所述数据输出端连接，以限定扫描链，并且使测试图形在测试时钟率下连续地移入所述扫描链中的全部所述存储元件；多循环保持步骤，以在俘获操作之前或在所述扫描步骤期间保持所述第一存储元件中的数据，持续的循环数等于或大于从所述第一存储元件的所述数据输出端到所述第二存储元件的所述数据输入端所要求的多个循环数；多循环俘获步骤，以将所述第一、第二和第三存储元件的所述数据输入端与所述逻辑电路连接，并且通过所述第一、第二和第三存储元件的所述数据输入端，俘获所述逻辑电路对所述测试图形的响应；和移出步骤，以将所述第一、第二和第三存储元件中每个的所述数据输入端与所述第一、第二和第三存储元件中另一个的所述数据输出端连接，以限定扫描链，并且使数据从所述第一、第二和第三存储元件移出，以及所述单循环测试步骤包括：所述扫描步骤；单循环俘获步骤，以将所述第一、第二和第三存储元件的所述数据输入端与所述逻辑电路连接，并且保持所述第二存储元件的数据，同时通过除所述第二存储元件之外的所述存储元件的所述数据输入端，俘获所述逻辑电路对所述测试图形的响应；和所述移出步骤。 |
