| 主权项 |
1.一种半导体影像元件,其具有行列状配置,且分别 依据入射光强度输出电位之复数像素电路,其中各 像素电路包括: 光二极体,阴极被连接至电源电位线上,其阳极被 连接至输出之节点,而流过按照入射光强度之値之 电流; 第1之P型电晶体,汲极被连接至上述输出之节点,其 闸极与源极被连接至基准电位线上;以及 重置电路,在上述输出之节点之电位,比上述电源 电位和上述基准电位间之被预先决定的临界値电 位高之时,回应以预定周期输入之重置信号,而将 上述输出之节点,重置为上述临界値电位和上述基 准电位间之被预先决定的重置电位,而在上述输出 之节点之电位,比上述之临界値电位低之时,即使 该重置信号被输入,亦不将上述输出之节点,重置 为上述重置电位, 各像素电路之该输出节点由上述重置电位重设的 时间间隔,系对应于该像素电路之入射光强度而独 立变化,该像素电路的入射光强度越弱,则其越长 。 2.如申请专利范围第1项所述的半导体影像元件,其 中上述重置电路包括N型增益系数可变电晶体,其 平常闸极接受上述重置信号,源极接受上述重置电 位,其控制闸极与汲极被连接至上述输出之节点, 而按照上述控制电位之上昇,来增大增益系数。 3.如申请专利范围第1项所述的半导体影像元件,其 中各像素电路又包括至少一个第2之P型电晶体,在 和上述输出之节点与上述基准电位线之间,和上述 第1P型电晶体串联连接,而其汲极和闸极连接着。 4.一种半导体影像元件,其具有行列状配置,且分别 依据入射光强度输出电位之复数像素电路,其中各 像素电路包括: 光二极体,其阴极被连接至输出之节点,其阳极被 连接至基准电位线上,而流过按照入射光强度之値 之电流; 第1之N型电晶体,其闸极与源极被连接至电源电位 线上,其汲极被连接至上述输出之节点;以及 重置电路,在上述输出之节点之电位,比上述电源 电位和上述基准电位间之被预先决定的临界値电 位低之时,回应以预定周期输入之重置信号,而将 上述输出之节点,重置为上述电源电位和上述临界 値电位间之被预先的重置电位,而在上述输出之节 点之电位,比上述之临界値电位高之时,即使该重 置信号被输入,亦不将上述输出之节点,重置为上 述重置电位, 各像素电路之该输出节点由上述重置电位重设的 时间间隔,系对应于该像素电路之入射光强度而独 立变化,该像素电路的入射光强度越弱,则其越长 。 5.如申请专利范围第4项所述的半导体影像元件,其 中上述重置电路包括P型增益系数可变电晶体,其 平常闸极接受上述重置信号,源极接受上述重置电 位,其控制闸极与汲极被连接至上述输出之节点, 而按照上述控制电位之下降,来增大增益系数。 6.如申请专利范围第4项所述的半导体影像元件,其 中各像素电路包括至少一个第2N型电晶体,在上述 电源电位线与上述输出之节点之间,和第1N型电晶 体串联连接,而其闸极和汲极连接着。 7.一种半导体影像元件,其具有行列状配置,且分别 依据入射光强度输出电位之复数像素电路,其中各 像素电路包括: 光二极体,其阴极被连接至电源电位线上,其阳极 被连接至输出之节点,而流过按照入射光强度之値 之电流; 第1之P型电晶体,其汲极被连接至上述输出之节点, 其间极与源极被连接至基准电位线上;以及 重置电路,在控制电位比上述电源电位和上述基准 电位间之被预先决定的临界値电位高之时,回应以 预定周期输入之重置信号,而将上述输出之节点, 重置为上述临界値电位和上述基准电位间之被预 定先决定的重置电位,而在上述控制电位,比上述 之临界値电位低之时,即使该重置信号被输入,亦 不将上述输出之节点,重置为上述重置电位, 各像素电路之该输出节点由上述重置电位重设的 时间间隔,系对应于该像素电路之入射光强度而独 立变化,该像素电路的入射光强度越弱,则其越长 。 8.如申请专利范围第7项所述的半导体影像元件,其 中上述重置电路包括N型增益系数可变电晶体,其 平常闸极接受上述重置信号,其控制闸极接受上述 控制电位,源极接受上述重置电位,汲极被连接至 上述输出之节点,而按照上述控制电位之上昇,来 增大其增益系数。 9.如申请专利范围第7项所述的半导体影像元件,其 中各像素电路包括至少一个第2之P型电晶体,在和 上述输出之节点与上述基准电位之间,和第1之P型 电晶体串联连接,而其汲极和闸极连接着。 10.一种半导体影像元件,其具有行列状配置,且分 别依据入射光强度输出电位之复数像素电路,其中 各像素电路包括: 光二极体,其阴极被连接至输出之节点,其阳极被 连接至基准电位线上,而流过按照入射光强度之値 之电流; 第1之N型电晶体,其闸极与源极被连接至电源电位 线,其汲极被连接至上述输出之节点;以及 重置电路,在控制电位比上述电源电位和上述基准 电位间之被预先决定的临界値电位低之时,回应以 预定周期输入之重置信号,而将上述输出之节点, 重置为上述电源电位和上述临界値电位间之被预 先决定的重置电位,而在上述控制电位,比上述之 临界値电位高之时,即使该重置信号被输入,亦不 将上述既定之节点,重置为上述重置电位, 各像素电路之该输出节点由上述重置电位重设的 时间间隔,系对应于该像素电路之入射光强度而独 立变化,该像素电路的入射光强度越弱,则其越长 。 11.如申请专利范围第10项所述的半导体影像元件, 其中上述重置电路包括P型增益系数可变电晶体, 其平常闸极接受上述重置信号,其控制闸极接受上 述控制电位,源极接受上述重置电位,汲极被连接 至上述输出之节点,而按照上述控制电位之下降, 来增大其增益系数。 12.如申请专利范围第10项所述的半导体影像元件, 其中各像素电路包括至少一个第2之N型电晶体,在 上述电源电位线与上述输出之节点之间,和上述第 1N型电晶体串联连接,而其汲极和闸极连接着。 图式简单说明: 第1图系表示本发明之实施例1之半导体影像元件 之构造之方块图。 第2图系表示在第1图上所示之像素电路之构造之 电路图。 第3图系表示在第2图上所示之对数电晶体之VDS-IDS 特性图。 第4A、4B图系表示在第2图上所示的构成重置电晶 体N型增益可变电晶体之构造图。 第5A、5B图系表示在第4A、4B图上所示的N型增益可 变电晶体之动作图。 第6图系表示在第4A、4B图上所示的N型增益可变电 晶体之动作另一图。 第7图系表示在第1图上所示的之读出电路之重要 部位图。 第8图系表示在第1图~第7图所说明的像素电路之动 作图。 第9图系表示本实施例1之变更例之图。 第10图系表示本发明之实施例2之半导体影像元件 之像素电路之构造之电路图。 第11图系表示本实施例2之变更例之图。 第12图系表示本发明之实施例3之半导体影像元件 之像素电路之构造之电路图。 第13图系表示本实施例3之变更例之图。 第14图系表示先前之半导体影像元件之像素电路 之构造之电路图。 |
