| 主权项 |
1.一种用以提供堆叠晶粒装置的设备,包含: 具有上表面与下表面之第一基板; 一组一或更多晶粒附接至该第一基板之上表面,该 一或更多晶粒于该上表面上延伸第一距离; 一或更多互连形成于该第一基板之上表面上,该一 或更多互连于该上表面上延伸第二距离; 平坦囊封物,设置于该第一基板之上表面上并于该 上表面上延伸第三距离,该第三距离大于该第一距 离以及小于该第二距离,以囊封该一或更多晶粒以 及暴露该一或更多互连的一部分;以及 该第一基板上之第二基板,该第二基板具有下表面 及形成于该第二基板之该下表面上的一或更多导 电垫,各导电垫系从该第二基板之该下表面延伸向 下至该第二距离而未延伸至该第三距离。 2.如申请专利范围第1项之设备,其中于堆叠晶粒组 态中该一或更多晶粒相互附接以及最上面之晶粒 的最上部分于该上表面上延伸该第一距离。 3.如申请专利范围第1项之设备,其中该一或更多晶 粒具有关联之线,该些关联之线于该上表面延伸第 四距离,该第四距离小于第一距离,以囊封该些关 联之线。 4.如申请专利范围第1项之设备,其中该囊封物为热 固材料。 5.如申请专利范围第1项之设备,其中该第二基板进 一步具有一上表面及附接至该第二基板之该上表 面的第二组之一或更多晶粒,且各个导电垫电性耦 合至形成于该第一基板上表面上的该一或更多互 连之对应互连。 6.如申请专利范围第4项之设备,其中该热固材料为 环氧化物。 7.如申请专利范围第3项之设备,其中该等晶粒之一 或更多者的关联线包含线接合。 8.如申请专利范围第1项之设备,其中该等晶粒之一 或更多者具有逻辑处理器装置实施于其上。 9.一种提供堆叠晶粒之装置的系统,包含: 第一子封装;以及 第二子封装,该第二子封装堆叠于该第一子封装之 上并且与其电性连接,第一子封装以及第二子封装 的每一个包含基板,具有附接至该基板上表面之一 或更多晶粒以及形成于该基板之上表面上之一或 更多互连,以及设置于该基板之上表面上的囊封物 ,以囊封该一或更多晶粒以及暴露该一或更多互连 每一个的上部分,其中该第一子封装之囊封物具有 一平坦上表面且该第一子封装之该一或更多互连 每一个的该上部分系延伸于该平坦上表面上,以及 该第二子封装之该基板具有形成于一下表面上的 一或更多导电垫,各导电垫系从该第二子封装之该 基板的该下表面延伸向下,以接触该第一子封装之 一对应互连,而不延伸至该平坦上表面。 10.如申请专利范围第9项之系统,其中各导电垫电 性耦合至形成于该第一子封装之基板上表面上的 该一或更多互连之对应互连。 11.如申请专利范围第10项之系统,进一步包含: 连续堆叠于第二子封装之上之一或更多额外的子 封装,各额外的子封装包含基板,具有附接至该基 板上表面之一或更多晶粒以及形成于该基板之上 表面上之一或更多互连,以及设置于该基板之上表 面上的囊封物,以囊封该一或更多晶粒以及暴露该 一或更多互连每一个的上部分以及形成于下表面 上之一或更多导电区域,各导电区域电性耦合至形 成于该下一个子封装之基板上表面上的该一或更 多互连之对应互连。 12.如申请专利范围第9项之系统,其中于堆叠晶粒 组态中该一或更多晶粒互相附接。 13.如申请专利范围第9项之系统,其中该一或更多 晶粒具有关联之线,该关联之线完全由该囊封物所 囊封。 14.如申请专利范围第13项之系统,其中该等晶粒之 一或更多者的关联线包含线接合。 15.如申请专利范围第9项之系统,其中该囊封物为 热固材料。 16.如申请专利范围第15项之系统,其中该热固材料 为环氧化物。 17.如申请专利范围第9项之系统,其中该些晶粒之 一或更多者具有逻辑处理器装置实施于其上。 18.一种提供堆叠晶粒之装置的方法,包含: 形成一或更多互连于基板之上表面,该一或更多互 连于该基板之上表面上延伸第一距离; 附接一组一或更多晶粒至该基板之上表面,该一或 更多晶粒于该上表面上延伸第二距离; 置放模板于基板上,该模板具有对应形成于该上表 面上之该一或更多互连之图案,其中该模板将形成 在该一或更多互连的任一者上之囊封物的量降低; 及 施加囊封物于该基板之上表面上而该模板系位于 该基板上,使之于该上表面上延伸第三距离,该第 三距离大于第一距离以及小于第二距离。 19.如申请专利范围第18项之方法,其中该囊封物为 热固材料。 20.如申请专利范围第19项之方法,其中该热固材料 为环氧化物。 21.如申请专利范围第20项之方法,进一步包含: 于施加该热环氧化物至基板之上表面前,减少该热 环氧化物的黏性。 22.如申请专利范围第21项之方法,其中减少该热环 氧化物的黏性包含将溶剂加至该热环氧化物。 23.如申请专利范围第18项之方法,进一步包含: 将具有上表面以及下表面之第二基板堆叠于该基 板上,该第二基板具有附接至该第二基板上表面之 第二组一或更多晶粒,以及形成于该第二基板下表 面上之一或更多导电区域,各导电区域对应形成于 该基板上表面上之该一或更多互连的一互连。 24.如申请专利范围第23项之方法,进一步包含: 实现软熔程序,以于形成于该基板上表面上之各互 连以及形成于该第二基板下表面上之各导电区域 之间形成电性连结。 25.如申请专利范围第18项之方法,进一步包含: 施加橡胶清洁剂于囊封物上,以降低形成于该一或 更多互连任一者上延伸于该基板上表面上大于该 第二距离之距离的囊封物量。 26.如申请专利范围第18项之方法,其中该一或更多 晶粒具有关联之线,该些关联之线完全由该囊封物 所囊封。 27.如申请专利范围第26项之方法,其中该等晶粒之 一或更多者之关联的线包含线接合。 28.如申请专利范围第18项之方法,其中该等晶粒之 一或更多者实施逻辑处理器装置。 图式简单说明: 第1图说明根据先前技术由堆叠子封装构成的堆叠 晶粒装置; 第1A图为根据先前技术堆叠晶粒装置之堆叠子封 装的俯瞰图; 第2图为根据本发明一实施例子封装用之基板的上 与侧视图; 第3A-3D图说明用于制造根据本发明一实施例之子 封装的程序; 第4图说明根据本发明一实施例用于囊封子封装之 晶粒同时暴露子封装互连上部分之程序;以及 第5图说明根据本发明一实施例由堆叠子封装构成 的堆叠晶粒装置。 |
