| 主权项 |
1.一种具有资料保密功能之半导体记忆装置,系装 设在资讯处理装置成为可自由装卸者,其特征在于 具备有: 一记忆器芯部,其记忆包含欲保护之程式之资料, 包含有位址输入部和资料输出部; 一输入/输出端子部,其包括从上述资讯处理装置 提供包含命令码和位址资料之命令的命令输入端 子、和用以将从上述记忆器芯部读出之资料提供 到上述资讯处理装置的资料输出端子;和 一记忆器控制手段,其连接在上述记忆器芯部和上 述输入/输出端子部之间;其中 上述记忆器控制手段包含: 一命令解码手段,其选择性地进行动作,俾于对提 供到上述命令输入端子之命令进行解码,或将命令 直接输出; 一拌码(Scramble)手段,其选择性地进行动作,俾于对 从上述记忆器芯部读出之资料进行拌码,或将资料 直接输出; 一命令判定手段,其判定从上述资讯处理装置提供 之命令,为指定迁移成为第1动作模态之第1命令,或 是指定迁移成为第2动作模态之第2命令;和 一动作模态控制手段,其回应利用上述命令判定手 段判定为第1命令,选择利用上述命令解码手段使 命令之解码功能成为有效之第1动作模态,回应利 用上述命令判定手段判定为第2命令,选择利用上 述拌码手段使拌码功能成为有效之第2动作模态。 2.如申请专利范围第1项之具有资料保密功能之半 导体记忆装置,其中, 上述记忆器控制手段包含有一去拌码手段,以选择 性地进行动作,俾使提供到上述命令输入端子之命 令直接通过,或对命令进行去拌码;而 上述动作模态控制手段在选择上述第1动作模态时 ,使上述去拌码手段之去拌码功能成为无效。 3.如申请专利范围第2项之具有资料保密功能之半 导体记忆装置,其中,上述动作模态控制手段在选 择上述第2动作模态时,使上述去拌码手段之去拌 码功能成为有效。 4.一种具有资料保密功能之半导体记忆装置,系装 设在资讯处理装置成为可自由装卸者,其特征在于 具备有: 一记忆器芯部,其记忆包含欲保护之程式之资料, 包含有位址输入部和资料输出部; 一输入/输出端子部,其包括从上述资讯处理装置 提供包含命令码和位址资料之命令的命令输入端 子、和用以将从上述记忆器芯部读出之资料提供 到上述资讯处理装置的资料输出端子;和 一记忆器控制手段,连接在上述记忆器芯部和上述 输入/输出端子部之间;其中, 上述记忆器控制手段包含有: 一去拌码手段,其选择性地进行动作,俾于对提供 到上述命令输入端子之命令进行去拌码,或将命令 直接输出; 一命令解码手段,其选择性地进行动作,俾于对提 供到上述命令输入端子之命令进行解码,或将命令 直接输出; 一命令判定手段,其判定从上述资讯处理装置提供 之命令,为指定迁移成为第1动作模态之第1命令,或 是指定迁移成为第2动作模态之第2命令;和 一动作模态控制手段,其回应利用上述命令判定手 段判定为第1命令,选择利用上述命令解码手段使 命令之解码功能成为有效之第1动作模态,回应利 用上述命令判定手段判定为第2命令,选择利用上 述去拌码手段使去拌码功能成为有效之第2动作模 态。 5.如申请专利范围第4项之具有资料保密功能之半 导体记忆装置,其中, 上述记忆器控制手段包含有一拌码手段,以选择性 地进行动作,俾于对从上述记忆器芯部读出之资料 进行拌码,或是将从上述记忆器芯部读出之资料直 接输出; 上述动作模态控制手段在选择上述第2动作模态时 ,使上述拌码手段之拌码功能成为有效。 6.如申请专利范围第5项之具有资料保密功能之半 导体记忆装置,其中,上述动作模态控制手段在选 择上述第1动作模态时,使上述拌码手段之拌码功 能成为无效。 7.一种具有资料保密功能之半导体记忆装置,系装 设在资讯处理装置成为可自由装卸者,其特征在于 具备有: 一记忆器芯部,其记忆包含欲保护之程式之资料, 包含有位址输入部和资料输出部; 一输入/输出端子部,其包括从上述资讯处理装置 提供包含命令码和位址资料之命令的命令输入端 子、和用以将从上述记忆器芯部读出之资料提供 到上述资讯处理装置的资料输出端子;和 一记忆器控制手段,连接在上述记忆器芯部和上述 输入/输出端子部之间;其中, 上述记忆器控制手段包含有: 一去拌码手段,其选择性地进行动作,俾于对提供 到上述命令输入端子之命令进行去拌码,或将命令 直接输出; 一命令解码手段,其选择性地进行动作,俾于对提 供到上述命令输入端子之命令进行解码,或将命令 直接输出; 一拌码手段,其选择性地进行动作,俾于对从上述 记忆器芯部读出之资料进行拌码,或将资料直接输 出; 一命令判定手段,其判定从上述资讯处理装置提供 之命令,为指定迁移成为第1动作模态之第1命令,或 是指定迁移成为第2动作模态之第2命令;和 一动作模态控制手段,其回应利用上述命令判定手 段判定为第1命令,选择使上述去拌码手段之去拌 码功能成为无效,且利用上述命令解码手段使命令 之解码功能成为有效之第1动作模态,回应利用上 述命令判定手段判定为第2命令,选择使上述去拌 码手段和上述拌码手段中之任一方之功能成为有 效之第2动作模态。 8.如申请专利范围第7项之具有资料保密功能之半 导体记忆装置,其中,上述动作模态控制手段系回 应利用上述命令判定手段判定为上述第2命令,使 上述去拌码手段和上述拌码手段之双方之功能成 为有效。 9.如申请专利范围第7项之具有资料保密功能之半 导体记忆装置,其中,上述动作模态控制手段系回 应利用上述命令判定手段判定为上述第1命令时, 使上述拌码手段之拌码功能成为有效。 10.如申请专利范围第1至9项中任一项之具有资料 保密功能之半导体记忆装置,其中,上述输入/输出 端子部具有指定数之端子,藉由分时之转换,以兼 用作为上述命令输入端子和上述资料输出端子。 11.如申请专利范围第1或7项之具有资料保密功能 之半导体记忆装置,其中, 上述记忆器控制手段包含有一用来设定上述拌码 手段之拌码条件的暂存器; 上述动作模态控制手段在上述第1动作模态之动作 中,更新上述暂存器之内容。 12.如申请专利范围第4项之具有资料保密功能之半 导体记忆装置,其中, 上述记忆器控制手段包含有一用来设定上述去拌 码手段之去拌码条件的暂存器; 上述动作模态控制手段在上述第1动作模态之动作 中,更新上述暂存器之内容。 13.如申请专利范围第1至9及12项中任一项之具有资 料保密功能之半导体记忆装置,其中,利用从上述 资讯处理装置提供之命令,控制成上述第2动作模 态之动作期间比上述第1动作模态之动作期间长。 14.如申请专利范围第10项之具有资料保密功能之 半导体记忆装置,其中,利用从上述资讯处理装置 提供之命令,控制成上述第2动作模态之动作期间 比上述第1动作模态之动作期间长。 15.如申请专利范围第11项之具有资料保密功能之 半导体记忆装置,其中,利用从上述资讯处理装置 提供之命令,控制成上述第2动作模态之动作期间 比上述第1动作模态之动作期间长。 图式简单说明: 图1是本实施形态之资讯处理装置之全体图。 图2是第1实施形态之半导体记忆器之电路方块图 。 图3是命令解码电路之具体之方块图。 图4是资料拌码电路之具体之方块图。 图5是第2实施形态之半导体记忆器之方块图。 图6是命令去拌码电路之具体之方块图。 图7是第3~第8实施形态之半导体记忆器之方块图。 图8是动作模态之迁移图。 图9表示与动作模态对应之记忆区域管理之记忆器 图。 |
