| 主权项 |
1.一种符元时间同步方法,适用于一通讯系统的接 收机,该符元时间同步方法包括: 计算一取样序列和一延迟取样序列二者之相关性 以产生一相关性序列; 对该相关性序列取移动平均以产生一交叉相关序 列; 对该交叉相关序列进行差分运算以产生一差分后 序列; 对该差分后序列取移动平均以产生一移动平均后 序列;以及 侦测该移动平均后序列之一峰値位置,其中该峰値 位置用以取得正确的符元时间同步; 其中,该延迟取样序列为该取样数列延迟N个点取 样,N为该取样序列中符元的有用资料之取样点个 数。 2.如申请专利范围第1项所述之符元时间同步方法, 更包括在对该交叉相关序列进行差分运算以产生 该差分后序列之前,先对该交叉相关序列进行M个 符元平均或累加计算,其中M为正整数。 3.如申请专利范围第1项所述之符元时间同步方法, 更包括提供一指标,该指标与一预设临界値比较以 判定该取样序列中是否存在符元,其中该指标系该 移动平均后序列的峰値和最小値之差値。 4.如申请专利范围第1项所述之符元时间同步方法, 其中该通讯系统包括一正交分频多工系统。 5.如申请专利范围第1项所述之符元时间同步方法, 其中该相关性序列系取共轭复数后的该取样序列 与该延迟取样序列相乘。 6.如申请专利范围第1项所述之符元时间同步方法, 其中该相关性序列系该取样序列与取共轭复数后 的该延迟取样序列相乘。 7.如申请专利范围第1项所述之符元时间同步方法, 其中该相关性序列系该取样序列与该延迟取样序 列相减或次方相减。 8.如申请专利范围第1项所述之符元时间同步方法, 其中该差分后序列系该交叉相关序列减去延迟一 个取样点后的该交叉相关序列。 9.一种符元时间同步装置,适用于一通讯系统的接 收机,该符元时间同步装置包括: 一取相关器,用以接收一取样序列,计算该取样序 列以及一延迟取样序列之相关性以产生一相关性 序列,并对该相关性序列取移动平均以产生一交叉 相关序列; 一差分器,耦接至该取相关器,该差分器用以对该 交叉相关序列进行差分运算以产生一差分后序列; 一取移动平均器,耦接至该差分器,该取移动平均 器用以对该差分后序列取移动平均以产生一移动 平均后序列;以及 一峰値侦测器,耦接至该取移动平均器,该峰値侦 测器用以侦测该移动平均后序列之一峰値位置,其 中该峰値位置用以取得正确的符元时间同步; 其中,该延迟取样序列为该取样数列延迟N个点取 样,N为该取样序列中符元的有用资料之取样点个 数。 10.如申请专利范围第9项所述之符元时间同步装置 ,更包括一相位撷取器,耦接至该取相关器与该峰 値侦测器的输出,该相位撷取器用以撷取该交叉相 关序列的相位。 11.如申请专利范围第9项所述之符元时间同步装置 ,更包括一取符元平均器,耦接于该取相关器以及 该差分器之间,该取符元平均器用以对该交叉相关 序列进行M个符元平均以产生取符元平均后的该交 叉相关序列,其中M为正整数。 12.如申请专利范围第9项所述之符元时间同步装置 ,更包括一取符元累加器,耦接于该取相关器以及 该差分器之间,该取符元累加器用以对该交叉相关 序列进行M个符元累加以产生取符元累加后的该交 叉相关序列,其中M为正整数。 13.如申请专利范围第11项或第12项所述之符元时间 同步装置,更包括一相位撷取器,耦接于该差分器 的输入与该峰値侦测器的输出之间,该相位撷取器 用以撷取取符元平均或累加后的该交叉相关序列 的相位。 14.如申请专利范围第9项所述之符元时间同步装置 ,其中该峰値侦测器更提供一指标,该指标与一预 设临界値比较以判定该取样序列中是否存在符元, 其中该指标系该移动平均后序列的峰値和最小値 之差値。 15.如申请专利范围第9项所述之符元时间同步装置 ,其中该通讯系统包括一正交分频多工系统。 16.如申请专利范围第9项所述之符元时间同步装置 ,其中该取相关器包括: 一延迟器,用以接收该取样序列,并产生一延迟N个 取样点的该取样序列; 一取共轭复数器,用以接收该取样序列,并取一共 轭复数的该取样序列; 一乘法器,耦接至该延迟器以及该取共轭复数器, 该乘法器用以将该延迟N个取样点后的该取样序列 和该共轭复数的该取样序列相乘,以产生该相关性 序列;以及 一取移动平均单元,耦接至该乘法器,该取移动平 均单元用以对该相关性序列取移动平均以产生该 交叉相关序列。 17.如申请专利范围第9项所述之符元时间同步装置 ,其中该取相关器包括: 一延迟器,用以接收该取样序列,并将该取样序列 延迟N个取样点; 一取共轭复数器,耦接至该延迟器,该取共轭复数 器用以对延迟N个取样点后的该取样序列取共轭复 数; 一乘法器,耦接至该取共轭复数器,该乘法器接收 该取样序列,并用以将延迟N个取样点与取共轭复 数后的该取样序列以及该取样序列二者相乘,以产 生该相关性序列;以及 一取移动平均单元,耦接至该乘法器,该取移动平 均单元用以对该相关性序列取移动平均以产生该 交叉相关序列。 18.如申请专利范围第9项所述之符元时间同步装置 ,其中该取移动平均器包括: 一第一延迟器,具有一输入端接收该差分后序列以 及一输出端,该第一延迟器用以将该差分后序列延 迟Ng个取样点后由该第一延迟器的输出端送出,其 中Ng为该取样序列中符元的保护区间之取样点个 数; 一加法器,具有一第一输入端接收该差分后序列、 一第二输入端以及一输出端,该加法器将该加法器 的第一输入端讯号与该加法器的第二输入端讯号 相加后由该加法器的输出端送出; 一第二延迟器,具有一输入端耦接至该加法器的输 出端以及一输出端耦接至该加法器的第二输入端, 该第二延迟器用以将该第二延迟器的输入端讯号 延迟一个取样点后由该第二延迟器的输出端送出; 以及 一减法器,具有一第一输入端耦接至该加法器的输 出端、一第二输入端耦接至该第一延迟器的输出 端以及一输出端,该减法器将该减法器的第一输入 端讯号与该减法器的第二输入端讯号相减以产生 该移动平均后序列,并由该减法器的输出端送出该 移动平均后序列。 19.如申请专利范围第11项所述之符元时间同步装 置,其中该取符元平均器包括: 一除法器,具有一输入端接收该交叉相关序列以及 一输出端,该除法器用以将该交叉相关序列除以M 后由该除法器的输出端送出; 一加法器,具有一第一输入端耦接至该除法器的输 出端、一第二输入端以及一输出端,该加法器将该 加法器的第一输入端讯号与该加法器的第二输入 端讯号相加以产生取符元平均后的该交叉相关序 列,并由该加法器的输出端送出取符元平均后的该 交叉相关序列;以及 一延迟器,具有一输入端耦接至该加法器的输出端 以及一输出端耦接至该加法器的第二输入端,该延 迟器用以将该延迟器的输入端讯号延迟(N+Ng)个取 样点后由该延迟器的输出端送出,其中(N+Ng)为一个 符元长度。 20.如申请专利范围第12项所述之符元时间同步装 置,其中该取符元累加器包括: 一加法器,具有一第一输入端接收交叉相关序列、 一第二输入端以及一输出端,该加法器将该加法器 的第一输入端讯号与该加法器的第二输入端讯号 相加以产生取符元累加后的该交叉相关序列,并由 该加法器的输出端送出取符元累加后的该交叉相 关序列;以及 一延迟器,具有一输入端耦接至该加法器的输出端 以及一输出端耦接至该加法器的第二输入端,该延 迟器用以将该延迟器的输入端讯号延迟(N+Ng)个取 样点后由该延迟器的输出端送出,其中(N+Ng)为一个 符元长度。 图式简单说明: 图1绘示为一种习知的OFDM系统在AWGN通道下利用保 护区间来侦测符元时间之示意图。 图2绘示为将图1所示符元时间同步方法应用到具 有两个路径的SFN通道之示意图,其中两路径增益相 同,而路径差为Ng。 图3A与图3B为依照本发明实施例所绘示之符元时间 同步方法之流程图。 图4A与图4B分别为依照本发明实施例所示符元时间 同步方法相关的讯号之示意图与模拟图。 图5A与图5B为依照本发明实施例所绘示之符元时间 同步装置之方块图,其分别对应到图3A与3B所示的 符元时间同步方法。。 图6A与6B为依照本发明实施例所绘示之符元时间同 步装置中取相关器之方块图。 图7为依照本发明实施例所绘示之符元时间同步装 置中取移动平均器之方块图。 图8A与图8B分别为依照本发明实施例所绘示之符元 时间同步装置中取符元平均器以及取符元累加器 之方块图。 |
