| 主权项 |
1.一种以共用一个处理单元组的管线架构应用于 离散/反离散余弦相关变换的方法,包含: 将一数値组序列之每一组数値依序输入成为一第 一组数値; 于每次该第一组数値被输入完毕后,以一共用处理 单元组依据该第一组数値进行离散余弦相关变换 的一第一阶段运算,并将运算结果输出为一第二组 数値; 于每次该第一阶段运算完毕后,以该共用处理单元 组依据该第二组数値进行离散余弦相关变换的一 第二阶段运算,并将运算结果输出为一第三组数値 ; 于每次该第二阶段运算完毕后,以该共用处理单元 组依据该第三组数値进行离散余弦相关变换的一 第三阶段运算,并将运算结果输出为一第四组数値 ; 于每次该第三阶段运算完毕后,以该共用处理单元 组依据该第四组数値进行离散余弦相关变换的一 第四阶段运算,并将运算结果输出为一第五组数値 ;以及 于每次该第四阶段运算完成后,输出该第五组数値 ; 其中,系以轮流的方式切换该第一组数値、该第二 组数値、该第三组数値与该第四组数値分别于该 第一阶段运算、该第二阶段运算、该第三阶段运 算与该第四阶段运算时提供予该共用处理单元组 执行运算; 其中上述之共用处理单元组系以至少一处理单元 来运算,该处理单元具备有下列各运算能力,且于 每次运算时,于各该运算中择一运算: 将输入的一第一输入数値与一第二输入数値相加 后输出成一第一输出数値,并且将该第一输入数値 减去该第二输入数値后乘以一系数后输出成一第 二输出数値; 直接将该第一输入数値与该第二输入数値分别输 出成该第一输出数値与该第二输出数値; 将该第一输入数値乘以该系数后输出成该第一输 出数値,并且直接将该第二输入数値输出成该第二 输出数値; 直接将该第一输入数値输出成该第一输出数値,并 且将该第一输入数値加上该第二输入数値后输出 成该第二输出数値; 将该第一输入数値、一第三输入数値与一第四输 入数値相加后输出成该第一输出数値,并且将该第 二输入数値与该第四输入数値相加后输出成该第 二输出数値; 将该第一输入数値、该第二输入数値与该第三输 入数値相加后输出成该第一输出数値,并且将该第 二输入数値直接输出成该第二输出数値; 将输入的该第一输入数値与乘上该系数的该第二 输入数値相加后输出成该第一输出数値,并且将该 第一输入数値减去乘上该系数的该第二输入数値 后输出成该第二输出数値; 将该第一输入数値直接输出成该第一输出数値,并 且直接将该第二输入数値加上该第三输入数値后 输出成该第二输出数値;以及 将该第一输入数値加上该第三输入数値后输出成 该第一输出数値,并且将该第一输入数値、该第二 输入数値、该第三输入数値与该第四输入数値相 加后输出成该第二输出数値。 2.如申请专利范围第1项所述之方法,其中在该第一 阶段运算、该第二阶段运算、该第三阶段运算与 该第四阶段运算中,该离散余弦相关变换皆系为离 散余弦变换。 3.如申请专利范围第1项所述之方法,其中在该第一 阶段运算、该第二阶段运算、该第三阶段运算与 该第四阶段运算中,该离散余弦相关变换皆系为反 离散余弦变换。 4.如申请专利范围第1项所述之方法,其中该第一输 入数値、该第二输入数値、该第三输入数値与该 第四输入数値系于该第四阶段运算时包含于该第 四组数値中,并且该第一输入数値与该第二输入数 値于该第一阶段运算、该第二阶段运算与该第三 阶段运算时包含于该第一组数値、该第二组数値 、该第三组数値与该第四组数値中,并且该第一输 出数値与该第二输出数値系分别于该第一阶段运 算、该第二阶段运算、该第三阶段运算与该第四 阶段运算时包含于该第该第二组数値、该第三组 数値、该第四组数値与该第五组数値中。 5.一种以共用一个处理单元组的管线架构应用于 离散/反离散余弦相关变换的系统,包含: 一共用处理单元组,系以一种处理单元来进行一离 散余弦相关变换,该离散余弦相关变换包含一第一 阶段运算、一第二阶段运算、一第三阶段运算与 一第四阶段运算; 一第一缓冲储存器,系用以接收一组输入数値,并 且在该第一阶段运算对该共用处理单元组提供数 値之输入; 一第二缓冲储存器,分别在该第一阶段运算与该第 二阶段运算对该共用处理单元组提供数値之储存 与数値之输入; 一第三缓冲储存器,分别在该第二阶段运算与该第 三阶段运算对该共用处理单元组提供数値之储存 与数値之输入; 一第四缓冲储存器,分别在该第三阶段运算与该第 四阶段运算对该共用处理单元组提供数値之储存 与数値之输入; 一第五缓冲储存器,分别在该第四阶段运算对该共 用处理单元组提供数値之储存与输出一组输出数 値;及 一切换单元,系以轮流的方式分别于该第一阶段运 算、该第二阶段运算、该第三阶段运算与该第四 阶段运算时切换该第一缓冲储存器、该第二缓冲 储存器、该第三缓冲储存器与该第四缓冲储存器 予该共用处理单元组; 其中上述之共用处理单元组系以至少一处理单元 来运算,该处理单元具备有下列各运算能力,且于 每次运算时,于各该运算中择一运算: 将输入的一第一输入数値与一第二输入数値相加 后输出成一第一输出数値,并且将该第一输入数値 减去该第二输入数値后乘以一系数后输出成一第 二输出数値; 直接将该第一输入数値与该第二输入数値分别输 出成该第一输出数値与该第二输出数値; 将该第一输入数値乘以该系数后输出成该第一输 出数値,并且直接将该第二输入数値输出成该第二 输出数値; 直接将该第一输入数値输出成该第一输出数値,并 且将该第一输入数値加上该第二输入数値后输出 成该第二输出数値; 将该第一输入数値、一第三输入数値与一第四输 入数値相加后输出成该第一输出数値,并且将该第 二输入数値与该第四输入数値相加后输出成该第 二输出数値; 将该第一输入数値、该第二输入数値与该第三输 入数値相加后输出成该第一输出数値,并且将该第 二输入数値直接输出成该第二输出数値; 将输入的该第一输入数値与乘上该系数的该第二 输入数値相加后输出成该第一输出数値,并且将该 第一输入数値减去乘上该系数的该第二输入数値 后输出成该第二输出数値; 将该第一输入数値直接输出成该第一输出数値,并 且直接将该第二输入数値加上该第三输入数値后 输出成该第二输出数値;以及 将该第一输入数値加上该第三输入数値后输出成 该第一输出数値,并且将该第一输入数値、该第二 输入数値、该第三输入数値与该第四输入数値相 加后输出成该第二输出数値。 6.如申请专利范围第5项所述之系统,其中上述之离 散余弦相关变换系选自下列之一:离散余弦变换和 反离散余弦变换。 7.如申请专利范围第5项所述之系统,其中该第一输 入数値、该第二输入数値、该第三输入数値与该 第四输入数値系于该第四阶段运算时由该第四缓 冲储存器所输入,并且该第一输入数値与该第二输 入数値分别于该第一阶段运算、该第二阶段运算 与该第三阶段运算时由该第一缓冲储存器、该第 二缓冲储存器、该第三缓冲储存器所输入,再者该 第一输出数値与该第二输出数値系分别于该第一 阶段运算、该第二阶段运算、该第三阶段运算与 该第四阶段运算时储存于该第二缓冲储存器、该 第三缓冲储存器、该第四缓冲储存器与该第五缓 冲储存器中。 8.一种以共用复数个处理单元组的管线架构应用 于离散/反离散余弦相关变换的方法,包含: 将一数値组序列之每一组数値依序输入成为一第 一组数値; 于每次该第一组数値被输入完毕后,同时以一第一 处理单元组与一第二处理单元组分别依据该第一 组数値及一第二组数値来进行离散余弦相关变换 的一第一阶段运算及一第二阶段运算,并将运算结 果分别输出为该第二组数値及一第三组数値; 于每次该第一阶段运算及该第二阶段运算完毕后, 再以该第一处理单元组与该第二处理单元组分别 依据该第三组数値及一第四组数値同时进行离散 余弦相关变换的一第三阶段运算及一第四阶段运 算,并分别将运算结果输出为该第四组数値及一第 五组数値;以及 于每次该第四阶段运算完成后,输出该第五组数値 ; 其中,系以轮流的方式分别在该第一阶段运算与该 第三阶段运算执行时切换该第一组数値与该第三 组数値予该第一处理单元组执行运算,以及系以轮 流的方式分别在该第二阶段运算与该第四阶段运 算执行时切换该第二组数値、该第四组数値予该 第二处理单元组执行运算; 其中上述之第一处理单元组系以至少一第一处理 单元来运算,该第一处理单元具备有下列各运算之 运算能力,且于每次运算时,于各该运算中择一运 算: 将输入的一第一输入数値与一第二输入数値相加 后输出成一第一输出数値,并且将该第一输入数値 减去该第二输入数値后乘以一系数后输出成一第 二输出数値; 直接将该第一输入数値与该第二输入数値分别输 出成该第一输出数値与该第二输出数値; 将该第一输入数値乘以该系数后输出成该第一输 出数値,并且直接将该第二输入数値输出成该第二 输出数値; 直接将该第一输入数値输出成该第一输出数値,并 且将该第一输入数値加上该第二输入数値后输出 成该第二输出数値; 将该第一输入数値、一第三输入数値与一第四输 入数値相加后输出成该第一输出数値,并且将该第 二输入数値与该第四输入数値相加后输出成该第 二输出数値; 将该第一输入数値、该第二输入数値与该第三输 入数値相加后输出成该第一输出数値,并且将该第 二输入数値直接输出成该第二输出数値; 将输入的该第一输入数値与乘上该系数的该第二 输入数値相加后输出成该第一输出数値,并且将该 第一输入数値减去乘上该系数的该第二输入数値 后输出成该第二输出数値; 将该第一输入数値直接输出成该第一输出数値,并 且直接将该第二输入数値加上该第三输入数値后 输出成该第二输出数値;以及 将该第一输入数値加上该第三输入数値后输出成 该第一输出数値,并且将该第一输入数値、该第二 输入数値、该第三输入数値与该第四输入数値相 加后输出成该第二输出数値。 9.如申请专利范围第8项所述之方法,其中在该第一 阶段运算、该第二阶段运算、该第三阶段运算与 该第四阶段运算中,该离散余弦相关变换皆系为离 散余弦变换。 10.如申请专利范围第8项所述之方法,其中在该第 一阶段运算、该第二阶段运算、该第三阶段运算 与该第四阶段运算中,该离散余弦相关变换皆系为 反离散余弦变换。 11.如申请专利范围第8项所述之方法,其中该第一 输入数値、该第二输入数値、该第三输入数値与 该第四输入数値系于该第四阶段运算时包含于该 第四组数値中,并且该第一输出数値与该第二输出 数値系于该第四阶段运算时包含于该第五组数値 中。 12.如申请专利范围第8项所述之方法,其中上述之 第二处理单元组系以该第一处理单元运算,该第二 处理单元组包含之该第一处理单元之数量与该第 一处理单元组相同。 13.如申请专利范围第8项所述之方法,其中上述之 第二处理单元组系以至少一第二处理单元来运算, 该第二处理单元具备有将输入的一第一输入数値 与一第二输入数値相加后输出成一第一输出数値, 并且将该第一输入数値减去该第二输入数値后乘 以一系数后输出成一第二输出数値,以及将输入的 该第一输入数値与乘以该系数的该第二输入数値 相加后输出成该第一输出数値,并且将该第一输入 数値减去乘以该系数的该第二输入数値后输出成 该第二输出数値之运算能力。 14.如申请专利范围第13项所述之方法,其中上述之 第一输入数値与该第二输入数値系分前于该第一 阶段运算、该第二阶段运算与该第三阶段运算包 含于该第一组数値、该第二组数値与该第三组数 値中,并且该第一输出数値与该第二输出数値系分 别于该第一阶段运算、该第二阶段运算与该第三 阶段运算包含于该第该第二组数値、该第三组数 値与该第四组数値。 15.一种以共用复数个处理单元组的管线架构应用 于离散/反离散余弦相关变换的系统,包含: 一第一处理单元组,用以进行一离散余弦相关变换 之部份运算,该离散余弦相关变换包含一第一阶段 运算、一第二阶段运算、一第三阶段运算与一第 四阶段运算,其中该第一阶段运算与该第三阶段运 算系由该第一处理单元组运算; 一第二处理单元组,用以进行该离散余弦相关变换 之该第二阶段运算与该第四阶段运算,该第二阶段 运算与该第四阶段运算系分别与该第一阶段运算 与该第三阶段运算同步执行; 一第一缓冲储存器,用以接收一组输入数値,并且 在该第一阶段运算对该第一处理单元组提供数値 之输入; 一第二缓冲储存器,在该第一阶段运算完毕时对该 第一处理单元组提供数値之储存,并且在该第二阶 段运算时对该第二处理单元组提供数値之输入; 一第三缓冲储存器,在该第二阶段运算完毕时对该 第二处理单元组提供数値之储存,并且在该第三阶 段运算时对该第一处理单元组提供数値之输入; 一第四缓冲储存器,在该第三阶段运算完毕时对该 第一处理单元组提供数値之储存,并且在该第四阶 段运算时对该第二处理单元组提供数値之输入; 一第五缓冲储存器,在该第四阶段运算完毕时对该 第二处理单元组提供数値之储存与输出一组输出 数値; 一第一切换单元,系以轮流的方式分别在该第一阶 段运算与该第三阶段运算执行时切换该第一缓冲 储存器、该第三缓冲储存器予该第一处理单元组; 以及 一第二切换单元,系以轮流的方式分别在该第二阶 段运算与该第四阶段运算执行时切换该第二缓冲 储存器、该第四缓冲储存器予该第二处理单元组; 其中上述之第一处理单元组系以至少一第一处理 单元来运算,该第一处理单元具备有下列各运算之 运算能力,且于每次运算时,于各该运算中择一运 算: 将输入的一第一输入数値与一第二输入数値相加 后输出成一第一输出数値,并且将该第一输入数値 减去该第二输出数値后乘以一系数后输出成一第 二输出数値; 直接将该第一输入数値与该第二输入数値分别输 出成该第一输入数値与该第二输出数値; 将该第一输入数値乘以该系数后输出成该第一输 出数値,并且直接将该第二输入数値输出成该第二 输出数値; 直接将该第一输入数値输出成该第一输出数値,并 且将该第一输入数値加上该第二输入数値后输出 成该第二输出数値; 将该第一输入数値、一第三输入数値与一第四输 入数値相加后输出成该第一输出数値,并且将该第 二输入数値与该第四输入数値相加后输出成该第 二输出数値; 将该第一输入数値、该第二输入数値与该第三输 入数値相加后输出成该第一输出数値,并且将该第 二输入数値直接输出成该第二输出数値; 将输入的该第一输入数値与乘上该系数的该第二 输入数値相加后输出成该第一输出数値,并且将该 第一输入数値减去乘上该系数的该第二输入数値 后输出成该第二输出数値; 将该第一输入数値直接输出成该第一输出数値,并 且直接将该第二输入数値加上该第三输入数値后 输出成该第二输出数値;以及 将该第一输入数値加上该第三输入数値后输出成 该第一输出数値,并且将该第一输入数値、该第二 输入数値、该第三输入数値与该第四输入数値相 加后输出成该第二输出数値。 16.如申请专利范围第15项所述之系统,其中在该第 一阶段运算该第二阶段运算、该第三阶段运算与 该第四阶段运算中,该离散余弦相关变换皆系为离 散余弦变换。 17.如申请专利范围第15项所述之系统,其中在该第 一阶段运算、该第二阶段运算、该第三阶段运算 与该第四阶段运算中,该离散余弦相关变换皆系为 反离散余弦变换。 18.如申请专利范围第15项所述之系统,其中该第一 输入数値、该第二输入数値、该第三输入数値与 该第四输入数値系于该第四阶段运算时由该第四 缓冲储存器所输入,并且该第一输出数値与该第二 输出数値系储存于该第五缓冲储存器。 19.如申请专利范围第15项所述之系统,其中上述之 第二处理单元组系以该第一处理单元运算,该第二 处理单元组所包含该第一处理单元之数量与该第 一处理单元组相同。 20.如申请专利范围第15项所述之系统,其中上述之 第二处理单元组系以至少一第二处理单元来运算, 该第二处理单元具备有将输入的一第一输入数値 与一第二输入数値相加后输出成一第一输出数値, 并且将该第一输入数値减去该第二输入数値后乘 以一系数后输出成一第二输出数値,以及将输入的 该第一输入数値与乘以该系数的该第二输入数値 相加后输出成该第一输出数値,并且将该第一输入 数値减去乘以该系数的该第二输入数値后输出成 该第二输出数値之运算能力。 21.如申请专利范围第20项所述之系统,其中上述之 第一输入数値与该第二输入数値系分别于该第一 阶段运算、该第二阶段运算与该第三阶段运算包 含于该第一组数値、该第二组数値与该第三组数 値中,并且该第一输出数値与该第二输出数値系分 别于该第一阶段运算、该第二阶段运算与该第三 阶段运算包含于该第二组数値、该第三组数値与 该第四组数値。 22.一种使用管线架构应用于离散/反离散余弦相关 变换的方法,包含: 将一数値组序列之每一组数値依序输入成为一第 一组数値; 于每次该第一组数値被输入完毕后,同时以一第一 处理单元组、一第二处理单元组、一第三处理单 元组与一第四处理单元组分别依据该第一组数値 、一第二组数値、一第三组数値与第四组数値来 进行离散/反离散余弦相关变换的一第一阶段运算 、一第二阶段运算、一第三段运算与一第四阶段 运算; 将该第一阶段运算、该第二阶段运算、该第三段 运算与该第四阶段运算的运算结果分别输出为该 第二组数値、该第三组数値、该第四组数値与一 第五组数値;以及 于每次该第四阶段运算完成后,输出该第五组数値 ; 其中,该第一处理单元组、第二处理单元组、第三 处理单元组或第四处理单元组各包含一或多个处 理单元,而离散余弦变换运算功能与反离散余弦变 换运算功能是同存在于每一处理单元中,藉此择一 功能运算; 其中上述之第四处理单元组系以至少一第一处理 单元来运算,该第一处理单元具备有下列各运算之 运算能力,且于每次运算时,于各该运算中择一运 算: 将输入的一第一输入数値与一第二输入数値相加 后输出成一第一输出数値,并且将该第一输入数値 减去该第二输入数値后乘以一系数后输出成一第 二输出数値; 直接将该第一输入数値与该第二输入数値分别输 出成该第一输出数値与该第二输出数値; 将该第一输入数値乘以该系数后输出成该第一输 出数値,并且直接将该第二输入数値输出成该第二 输出数値; 直接将该第一输入数値输出成该第一输出数値,并 且将该第一输入数値加上该第二输入数値后输出 成该第二输出数値; 将该第一输入数値、一第三输入数値与一第四输 入数値相加后输出成该第一输出数値,并且将该第 二输入数値与该第四输入数値相加后输出成该第 二输出数値; 将该第一输入数値、该第二输入数値与该第三输 入数値相加后输出成该第一输出数値,并且将该第 二输入数値直接输出成该第二输出数値; 将输入的该第一输入数値与乘上该系数的该第二 输入数値相加后输出成该第一输出数値,并且将该 第一输入数値减去乘上该系数的该第二输入数値 后输出成该第二输出数値; 将该第一输入数値直接输出成该第一输出数値,并 且直接将该第二输入数値加上该第三输入数値后 输出成该第二输出数値;以及 将该第一输入数値加上该第三输入数値后输出成 该第一输申数値,并且将该第一输入数値、该第二 输入数値、该第三输入数値与该第四输入数値相 加后输出成该第二输出数値。 23.如申请专利范围第22项所述之方法,其中在该第 一阶段运算、该第二阶段运算、该第三阶段运算 与该第四阶段运算中,该离散余弦相关变换皆系为 离散余弦变换。 24.如申请专利范围第22项所述之方法,其中在该第 一阶段运算、该第二阶段运算、该第三阶段运算 与该第四阶段运算中,该离散余弦相关变换皆系为 反离散余弦变换。 25.如申请专利范围第22项所述之方法,其中该第一 输入数値、该第二输入数値、该第三输入数値与 该第四输入数値系于该第四阶段运算时包含于该 第四组数値中,并且该第一输入数値与该第二输入 数値系包含于该第五组数値中。 26.如申请专利范围第22项所述之方法,其中该第一 处理单元组、该第二处理单元组与该第三处理单 元组系以该第一处理单元来运算,该第一处理单元 组、该第二处理单元组与该第三处理单元组所包 含之该第一处理单元之数量与该第四处理单元组 相同,并且该第一输入数値与该第二输入数値于该 第一阶段运算、该第二阶段运算与该第三阶段运 算时包含于该第一组数値、该第二组数値、该第 三组数値与该-第四组数値中,再者该第一输出数 値与该第二输出数値系分别于该第一阶段运算、 该第二阶段运算与该第三阶段运算时包含于该第 二组数値、该第三组数値与该第四组数値中。 27.如申请专利范围第22项所述之方法,其中该第一 处理单元组、该第二处理单元组与该第三处理单 元组系以至少一第二处理单元来运算,该第二处理 单元具备有将输入的一第一输入数値与一第二输 入数値相加后输出成一第一输出数値,并且将该第 一输入数値减去该第二输入数値后乘以一系数后 输出成一第二输出数値,以及将输入的该第一输入 数値与乘以该系数的该第二输入数値相加后输出 成该第一输出数値,并且将该第一输入数値减去乘 以该系数的该第二输入数値后输出成该第二输出 数値之运算能力。 28.如申请专利范围第27项所述之方法,其中上述该 第一输入数値与该第二输入数値系分别于该第一 阶段运算、该第二阶段运算与该第三阶段运算包 含于该第一组数値、该第二组数値与该第三组数 値中,并且该第一输出数値与该第二输出数値系分 别于该第一阶段运算、该第二阶段运算与该第三 阶段运算包含于该第二组数値、该第三组数値与 该第四组数値。 29.一种使用管线架构应用于离散/反离散余弦相关 变换的系统,包含: 一第一处理单元组,用以进行一离散/反离散余弦 相关变换之部份运算,其中,该离散/反离散余弦相 关变换包含一第一阶段运算、一第二阶段运算、 一第三阶段运算与一第四阶段运算,而该第一阶段 运算系由该第一处理单元组运算; 一第二处理单元组,用以进行该第二阶段运算; 一第三处理单元组,用以进行该第三阶段运算; 一第四处理单元组,用以进行该第四阶段运算,其 中该第一阶段运算、该第二阶段运算、该第三阶 段运算与该第四阶段运算系同步执行; 一第一缓冲储存器,用以接收一组输入数値,并且 在该第一阶段运算对该第一处理单元组提供数値 之输入; 一第二缓冲储存器,在该第一阶段运算完毕时对该 第一处理单元组提供数値之储存,并且在该第二阶 段运算时对该第二处理单元组提供数値之输入; 一第三缓冲储存器,在该第二阶段运算完毕时对该 第二处理单元组提供数値之储存,并且在该第三阶 段运算时对该第一处理单元组提供数値之输入; 一第四缓冲储存器,在该第三阶段运算完毕时对该 第一处理单元组提供数値之储存,并且在该第四阶 段运算时对该第二处理单元组提供数値之输入;以 及 一第五缓冲储存器,在该第四阶段运算完毕时对该 第二处理单元组提供数値之储存与输出一组输出 数値; 其中,该第一处理单元组、第二处理单元组、第三 处理单元组或第四处理单元组各包含一式多个处 理单元,而离散余弦变换运算功能与反离散余弦变 换运算功能是同存在于每一处理单元中,藉此择一 功能运算; 其中上述之第四处理单元组系以至少一第一处理 单元来运算,该第一处理单元具备有下列各运算之 运算能力,且于每次运算时,于各该运算中择一运 算: 将输入的一第一输入数値与一第二输入数値相加 后输出成一第一输出数値,并且将该第一输入数値 减去该第二输入数値后乘以一系数后输出成一第 二输出数値; 直接将该第一输入数値与该第二输入数値分别输 出成该第一输出数値与该第二输出数値; 将该第一输入数値乘以该系数后输出成该第一输 出数値,并且直接将该第二输入数値输出成该第二 输出数値; 直接将该第一输入数値输出成该第一输出数値,并 且将该第一输入数値加上该第二输入数値后输出 成该第二输出数値; 将该第一输入数値、一第三输入数値与一第四输 入数値相加后输出成该第一输出数値,并且将该第 二输入数値与该第四输入数値相加后输出成该第 二输出数値; 将该第一输入数値、该第二输入数値与该第三输 入数値相加后输出成该第一输出数値,并且将该第 二输入数値直接输出成该第二输出数値; 将输入的该第一输入数値与乘上该系数的该第二 输入数値相加后输出成该第一输出数値,并且将该 第一输入数値减去乘上该系数的该第二输入数値 后输出成该第二输出数値; 将该第一输入数値直接输出成该第一输出数値,并 且直接将该第二输入数値加上该第三输入数値后 输出成该第二输出数値;以及 将该第一输入数値加上该第三输入数値后输出成 该第一输出数値,并且将该第一输入数値、该第二 输入数値、该第三输入数値与该第四输入数値相 加后输出成该第二输出数値。 30.如申请专利范围第29项所述之系统,其中在该第 一阶段运算、该第二阶段运算、该第三阶段运算 与该第四阶段运算中,该离散余弦相关变换皆系为 离散余弦变换。 31.如申请专利范围第29项所述之系统,其中在该第 一阶段运算、该第二阶段运算、该第三阶段运算 与该第四阶段运算中,该离散余弦相关变换皆系为 反离散余弦变换。 32.如申请专利范围第29项所述之系统,其中该第一 输入数値、该第二输入数値、该第三输入数値与 该第四输入数値系于该第四阶段运算时由该第四 缓冲储存器所输入,并且该第一输出数値与该第二 输出数値系储存于该第五缓冲储存器中。 33.如申请专利范围第29项所述之系统,其中上述之 第一处理单元组、该第二处理单元组与该第三处 理单元组系以该第一处理单元来运算,该第一处理 单元组、该第二处理单元组与该第三处理单元组 所包含之该第一处理单元之数量与该第四处理单 元组相同,并且该第一输入数値与该第二输入数値 分别于该第一阶段运算、该第二阶段运算与该第 三阶段运算时由该第一缓冲储存器、该第二缓冲 储存器、该第三缓冲储存器所输入,再者该第一输 出数値与该第二输出数値系分别于该第一阶段运 算、该第二阶段运算与该第三阶段运算时储存于 该第二缓冲储存器、该第三缓冲储存器与该第四 缓冲储存器。 34.如申请专利范围第29项所述之系统,其中上述之 该第一处理单元组、该第二处理单元组与该第三 处理单元组皆系以至少一第二处理单元来运算,该 第二处理单元具备有将输入的一第一输入数値与 一第二输入数値相加后输出成一第一输出数値,并 且将该第一输入数値减去该第二输入数値后乘以 一系数后输出成一第二输出数値,以及将输入的该 第一输入数値与乘以该系数的该第二输入数値相 加后输出成该第一输出数値,并且将该第一输入数 値减去乘以该系数的该第二输入数値后输出成该 第二输出数値之运算能力。 35.如申请专利范围第34项所述之系统,其中上述之 该第一输入数値与该第二输入数値分别于该第一 阶段运算、该第二阶段运算与该第三阶段运算时 由该第一缓冲储存器、该第二缓冲储存器、该第 三缓冲储存器所输入,并且该第一输出数値与该第 二输出数値系分别于该第一阶段运算、该第二阶 段运算与该第三阶段运算时储存于该第二缓冲储 存器、该第三缓冲储存器与该第四缓冲储存器。 图式简单说明: 第一A图与第一B图为先前技术之功能方块示意图; 第二A图与第二B图为本发明之一具体实施例之功 能方块示意图; 第三图为本发明之一具体实施例之功能方块示意 图; 第四图为本发明之一具体实施例之功能方块示意 图; 第五图为本发明之一具体实施例之流程示意图; 第六图为本发明之一具体实施例之流程示意图;以 及 第七图为本发明之另一具体实施例之流程示意图 。 |
