| 发明名称 | 制造半导体器件的方法 | ||
| 摘要 | 本发明提供一种制造半导体器件的方法，包括：在硅衬底的表面上形成非易失性存储单元、nMOS晶体管、以及pMOS晶体管；之后形成覆盖该非易失性存储单元、该nMOS晶体管以及该pMOS晶体管的中间层绝缘膜。接下来，在该中间层绝缘膜中，形成分别连接至该非易失性存储单元的控制栅极、该nMOS晶体管的源极或漏极以及该pMOS晶体管的源极或漏极的多个接触塞。之后，形成使该控制栅极经所述多个接触塞而连接至该nMOS晶体管的源极或漏极和该pMOS晶体管的源极或漏极的单层接线。 | ||
| 申请公布号 | CN100380632C | 申请公布日期 | 2008.04.09 |
| 申请号 | CN200510005748.1 | 申请日期 | 2005.01.25 |
| 申请人 | 富士通株式会社 | 发明人 | 高桥浩司;中川进一 |
| 分类号 | H01L21/8247(2006.01);H01L27/115(2006.01);G11C16/04(2006.01) | 主分类号 | H01L21/8247(2006.01) |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 郑特强;张龙哺 |
| 主权项 | 1.一种制造半导体器件的方法，包括以下步骤：在半导体衬底的表面上形成非易失性存储单元、nMOS晶体管、及pMOS晶体管；形成覆盖该非易失性存储单元、该nMOS晶体管、及该pMOS晶体管的中间层绝缘膜；在该中间层绝缘膜中，形成多个接触孔，所述多个接触孔分别暴露该非易失性存储单元的控制栅极、该nMOS晶体管的源极或漏极、及该pMOS晶体管的源极或漏极；以及形成接线，该接线使该控制栅极经所述多个接触孔而连接至该nMOS晶体管的源极或漏极和该pMOS晶体管的源极或漏极。 | ||
| 地址 | 日本神奈川县川崎市 | ||