RAM控制设备和使用该设备的存储设备

摘要

在RAM控制设备中，仲裁器电路(1)是如下装置：根据CLK1和CLK2，产生在逻辑上彼此排斥的BUSY1和BUSY2，以给予发送第一存取时钟的主机对RAM3进行存取的权利，并请求单触发电路(2)产生用于决定RAM3存取定时的RAMCLK。单触发电路(2)是根据来自仲裁器电路(1)的CLKRQ来产生RAMCLK的一个脉冲并将其发送至RAM3的装置。该配置防止了设备尺寸和成本的增加，并能够根据异步输入的两个系统存取时钟对RAM存取进行适当控制。

主权项

1.一种RAM控制设备，包括仲裁器电路和单触发电路，并根据作为第一和第二存取时钟的两个异步输入存取时钟对RAM存取进行控制，其中所述仲裁器电路用作如下装置：一方面，根据第一和第二存取时钟，产生在逻辑上彼此排斥的第一和第二忙信号，以允许任何一个主机首先输出存取时钟以对RAM进行存取；另一方面，请求所述单触发电路产生用于决定RAM存取定时的RAM时钟，以及所述单触发电路用作如下装置：根据来自所述仲裁器电路的时钟请求信号，产生作为RAM时钟的一个脉冲，以将所述脉冲馈送至RAM。