发明名称 薄膜晶体管阵列板及其制造方法
摘要 本发明公开一种薄膜晶体管阵列板及其制造方法。其中,在衬底上形成栅线。顺序沉积栅极绝缘层、半导体层、本征 a-Si 层、非本征 a-Si 层、Cr 下部膜、以及含 Al 金属上部膜,对上部膜和下部膜构图,以形成数据线和漏极电极。形成光致抗蚀剂层,用光致抗蚀剂层作蚀刻掩模对上部膜构图,以露出漏极电极的下部膜的接触部分。除去非本征 a-Si 层和本征 a-Si层的露出部分,然后除去光致抗蚀剂层和下面的非本征 a-Si 层部分。钝化层随同栅极绝缘层一起形成并被构图以形成露出下部膜的接触部分的接触孔,且像素电极形成来接触该接触部分。
申请公布号 CN100378902C 申请公布日期 2008.04.02
申请号 CN03151498.7 申请日期 2003.07.19
申请人 三星电子株式会社 发明人 金东奎;金相洙
分类号 H01L21/00(2006.01);H01L29/78(2006.01);G02F1/136(2006.01) 主分类号 H01L21/00(2006.01)
代理机构 北京市柳沈律师事务所 代理人 李晓舒;魏晓刚
主权项 1.一种薄膜晶体管阵列板,包括:形成在绝缘衬底上的第一导电层;第一导电层上的栅极绝缘层;栅极绝缘层上的半导体层;至少部分形成在该半导体层上且包括相互隔开的数据线和漏极电极的第二导电层,该第二导电层包括阻挡金属构成的下部膜和Al或Al合金构成的上部膜;覆盖该半导体层的钝化层;以及形成在该第二导电层之上并与第二导电层接触的第三导电层,其中,至少该上部膜的一边缘位于下部膜上,使得下部膜包括露在上部膜外的第一部分,且第三导电层接触下部膜的该第一部分。
地址 韩国京畿道