电路设计辅助方法

摘要

本发明为一种电路设计辅助方法，可执行于计算机系统中，该方法包含下列步骤：进行物理设计产生待验证电路的物理布局；对该待验证电路的物理布局进行验证，并当该待验证电路的物理布局未能通过该验证处理时，对该待验证电路的网表进行修改，对该修改后网表中修改部分进行局部电阻电容预估处理得到修改后部分电阻电容网络而来更新原始电阻电容网络；利用该更新后的原始电阻电容网络并与该修改后的网表中该修改部分相关的电路网络来进行局部时序延迟计算而得出修改后部分时序数据；并对该修改后部分时序数据进行该验证处理中的时序验证处理，当该修改后部分时序数据通过该时序验证处理时，再利用该修改后网表对该待验证电路进行该物理设计的修改。

主权项

1.一种电路设计辅助方法，可执行于计算机系统中，该方法包含下列步骤：进行物理设计而产生待验证电路的物理布局；对该待验证电路的物理布局进行验证处理，并当该待验证电路的物理布局未能通过该验证处理时，将对该待验证电路的网表进行修改处理，进而得到修改后网表；对该修改后网表中的修改部分进行局部电阻电容预估处理而得到修改后部分电阻电容网络而来更新原始电阻电容网络；利用该更新后的原始电阻电容网络以及与该修改后的网表中该修改部分相关的电路网络来进行局部时序延迟计算而得出修改后部分的时序数据；以及对该组修改后部分时序数据进行该验证处理中的时序验证处理，当该组修改后部分时序数据通过该时序验证处理时，再利用该修改后网表对该待验证电路进行该物理设计的修改。