| 发明名称 | 非易失性半导体存储器件 | ||
| 摘要 | 提供一种非易失性半导体存储器件，该非易失性半导体存储器件包括：栅电极部分，该栅电极部分由通过隧道绝缘膜在第一导电类型的半导体衬底的主面上形成的浮栅电极、在浮栅电极上形成并由两种或更多种类型的高介电材料形成的三层或更多层的层叠结构膜形成的电极间绝缘膜、和通过电极间绝缘膜在浮栅电极上形成的控制栅电极构成；和第二导电类型的源区和漏区，该源区和漏区在衬底的主面上形成，使得在源区和漏区之间配置栅电极部分。 | ||
| 申请公布号 | CN100379002C | 申请公布日期 | 2008.04.02 |
| 申请号 | CN200510077953.9 | 申请日期 | 2005.06.15 |
| 申请人 | 株式会社东芝 | 发明人 | 奈良明子;小池正浩;三谷祐一郎 |
| 分类号 | H01L27/115(2006.01);H01L29/788(2006.01);H01L21/8247(2006.01) | 主分类号 | H01L27/115(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 康建忠 |
| 主权项 | 1.一种非易失性半导体存储器件，该非易失性半导体存储器件包括：栅电极部分，该栅电极部分包含：通过隧道绝缘膜在第一导电类型的半导体衬底的主面上形成的浮栅电极；由包含至少两种金属元素Al、Hf和氧(O)的高介电膜形成的电极间绝缘膜，所述金属元素的浓度沿膜厚方向连续变化并沿膜厚方向对称分布；和在所述电极间绝缘膜上形成的控制栅电极；和第二导电类型的源区和漏区，该源区和漏区在所述衬底的所述主面上形成，所述栅电极部分设置在所述源区和漏区之间。 | ||
| 地址 | 日本东京都 | ||