| 发明名称 | 具有动态存储单元的同步半导体存储装置及其操作方法 | ||
| 摘要 | 一个同步半导体存储装置，包括一个存储单元阵列和一个指令译码器。在所述存储单元阵列中，动态存储单元被排列成一个矩阵形式。所述指令译码器同步于一个外部时钟信号译解多个指令。所述多个指令由多个控制管脚的逻辑电平的组合在第一指令输入时间及其后一个时钟周期的第二指令输入时间设定。所述指令译码器包括一个用来确定一个读操作的第一译码部分，一个用来确定一个写操作的第二译码部分，以及一个用来确定一个自动刷新操作的第三译码部分。一个自动刷新指令的设定只取决于所述多个控制管脚的逻辑电平在第一指令输入时间的一个组合。 | ||
| 申请公布号 | CN100378866C | 申请公布日期 | 2008.04.02 |
| 申请号 | CN200310102566.7 | 申请日期 | 2003.10.23 |
| 申请人 | 株式会社东芝 | 发明人 | 丸山圭司;大岛成夫;川口一昭 |
| 分类号 | G11C11/34(2006.01) | 主分类号 | G11C11/34(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 马浩 |
| 主权项 | 1.一个同步半导体存储装置，包括：一个存储单元阵列，具有排列成一个矩阵形式的动态存储单元，以及一个指令译码器，被设计来同步于一个外部时钟信号来译解多个指令，所述多个指令由多个控制管脚的逻辑电平在第一指令输入时间及其后一个时钟周期的第二指令输入时间的组合来设定，所述指令译码器包括一个用来确定一个读操作的第一译码部分，一个用来确定一个写操作的第二译码部分，以及一个用来确定一个自动刷新操作的第三译码部分，其中，一个自动刷新指令的设定只取决于所述多个控制管脚的逻辑电平在第一指令输入时间的一个组合。 | ||
| 地址 | 日本东京都 | ||