发明名称 | 介层洞优先双镶嵌的制造方法 | ||
摘要 | 一种介层洞优先双镶嵌的制造方法,先提供半导体基底,其上形成有介电层,其包括介层洞开孔;于介层洞开孔内填满一填缝高分子层;回蚀刻该填缝高分子层一预定深度,于该介层洞开孔内形成一高分子插塞,且该高分子插塞的暴露表面低于该介电层的一上表面,藉此形成一凹孔;于该介电层上形成一光致抗蚀剂层,且该光致抗蚀剂层填满该凹孔;进行一光刻工艺,以于该介层洞开孔正上方的该光致抗蚀剂层中形成一沟槽导线图案,其中该沟槽导线图案具有一不与该介层洞开孔重叠的第一区段,且该第一区段的线宽固定,以及一线宽呈现渐缩状且与该介层洞开孔重叠的第二区段;再以该光致抗蚀剂层作为蚀刻屏蔽,经由该沟槽导线图案蚀刻该介电层。 | ||
申请公布号 | CN100378951C | 申请公布日期 | 2008.04.02 |
申请号 | CN200510083339.3 | 申请日期 | 2005.07.12 |
申请人 | 联华电子股份有限公司 | 发明人 | 周文湛;马宏;张光晔 |
分类号 | H01L21/768(2006.01) | 主分类号 | H01L21/768(2006.01) |
代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波;侯宇 |
主权项 | 1.一种介层洞优先双镶嵌的制造方法,包括:提供一半导体基底,其上形成有一介电层,其中该介电层包括一介层洞开孔;于该介层洞开孔内填满一填缝高分子层;回蚀刻该填缝高分子层一预定深度,于该介层洞开孔内形成一高分子插塞,且该高分子插塞的暴露表面低于该介电层的一上表面,藉此形成一凹孔;于该介电层上形成一光致抗蚀剂层,且该光致抗蚀剂层填满该凹孔;进行一光刻工艺,以于该介层洞开孔正上方的该光致抗蚀剂层中形成一沟槽导线图案,其中该沟槽导线图案具有一不与该介层洞开孔重叠的第一区段,且该第一区段的线宽固定为L,以及一线宽呈现渐缩状且与该介层洞开孔重叠的第二区段;以及以该光致抗蚀剂层作为蚀刻屏蔽,经由该沟槽导线图案蚀刻该介电层。 | ||
地址 | 中国台湾新竹科学工业园区 |