| 主权项 |
1.一种具有导电凸块之半导体元件,系包括: 半导体元件,该半导体元件之作用表面上系具有多 数焊垫,且每一焊垫上均具有一预定接置区域; 保护层,系形成于该半导体元件之作用表面上,且 该保护层上系具有多数开口,以外露该焊垫之预定 接置区域; 缓冲层,系形成于该保护层上,且该缓冲层上系具 有多数开口,以部份外露该多数焊垫的预定接置区 域,同时使该预定接置区域上保留有部份缓冲层; 凸块底部金属层(UBM),系形成于该多数焊垫上方,以 完全覆盖该焊垫之预定接置区域;以及 导电凸块,系形成于该凸块底部金属层上。 2.如申请专利范围第1项之具有导电凸块之半导体 元件,其中,该预定接置区域上方之缓冲层系未与 该缓冲层之开口边缘连接。 3.如申请专利范围第1项之具有导电凸块之半导体 元件,其中,该预定接置区域上方之缓冲层系与该 缓冲层之开口边缘连接。 4.如申请专利范围第1项之具有导电凸块之半导体 元件,其中,该预定接置区域上方之缓冲层系可选 择为圆形、长条形及十字形。 5.如申请专利范围第1项之具有导电凸块之半导体 元件,其中,该凸块底部金属层系完全包覆该预定 接置区域上方之缓冲层。 6.如申请专利范围第1项之具有导电凸块之半导体 元件,其中,该凸块底部金属层与导电凸块间,复包 括至少再一层的缓冲层与凸块底部金属层。 7.如申请专利范围第1项之具有导电凸块之半导体 元件,其中,该缓冲层系包覆该保护层开口之边缘 。 8.如申请专利范围第1项之具有导电凸块之半导体 元件,其中,该缓冲层之开口系与该保护层之开口 齐平。 9.如申请专利范围第1项之具有导电凸块之半导体 元件,其中,该半导体元件系为晶圆。 10.如申请专利范围第1项之具有导电凸块之半导体 元件,其中,该焊垫之预定接置区域系为圆形。 11.如申请专利范围第1项之具有导电凸块之半导体 元件,其中,该保护层系为氮化矽(SiN)层及聚亚醯胺 (polyimide)之其中一者。 12.如申请专利范围第1项之具有导电凸块之半导体 元件,其中,该缓冲层系为聚亚醯胺(Polyimide,PI)材料 层。 13.如申请专利范围第1项之具有导电凸块之半导体 元件,其中,该缓冲层系为一低弹性模数之材料。 14.如申请专利范围第1项之具有导电凸块之半导体 元件,其中,该缓冲层上之多数开口系以曝光、显 影、及蚀刻方式制成。 15.一种具有导电凸块之半导体元件制法,其步骤系 包括: 制备一半导体元件,该半导体元件之作用表面上系 具有多数焊垫,且每一焊垫上均具有一预定接置区 域; 于该半导体元件之作用表面上形成一保护层; 于该保护层上形成多数开口,以分别外露出该多数 焊垫的预定接置区域; 于该保护层上形成一缓冲层,以覆盖该多数焊垫的 预定接置区域; 于该缓冲层上形成多数开口,以部份外露该多数焊 垫的预定接置区域,同时使该预定接置区域上保留 有部份缓冲层; 于该多数焊垫上方形成凸块底部金属层(UBM),以完 全覆盖该焊垫之预定接置区域;以及 于该凸块底部金属层上形成导电凸块。 16.如申请专利范围第15项之具有导电凸块之半导 体元件制法,其中,该预定接置区域上方之缓冲层 系未与该缓冲层之开口边缘连接。 17.如申请专利范围第15项之具有导电凸块之半导 体元件制法,其中,该预定接置区域上方之缓冲层 系与该缓冲层之开口边缘连接。 18.如申请专利范围第15项之具有导电凸块之半导 体元件制法,其中,该预定接置区域上方之缓冲层 系可选择为圆形、长条形及十字形。 19.如申请专利范围第15项之具有导电凸块之半导 体元件制法,其中,该凸块底部金属层系完全包覆 该预定接置区域上方之缓冲层。 20.如申请专利范围第15项之具有导电凸块之半导 体元件制法,其中,于该凸块底部金属层上形成导 电凸块之前,复包括形成至少再一层的缓冲层与凸 块底部金属层。 21.如申请专利范围第15项之具有导电凸块之半导 体元件制法,其中,于该缓冲层上形成多数开口后, 该缓冲层系包覆该保护层开口之边缘。 22.如申请专利范围第15项之具有导电凸块之半导 体元件制法,其中,于该缓冲层上形成多数开口后, 该缓冲层开口系与该保护层开口齐平。 23.如申请专利范围第15项之具有导电凸块之半导 体元件制法,其中,该半导体元件系为晶圆。 24.如申请专利范围第15项之具有导电凸块之半导 体元件制法,其中,该焊垫之预定接置区域系为圆 形。 25.如申请专利范围第15项之具有导电凸块之半导 体元件制法,其中,该保护层系为氮化矽(SiN)层及聚 亚醯胺(polyimide)之其中一者。 26.如申请专利范围第15项之具有导电凸块之半导 体元件制法,其中,该缓冲层系为聚亚醯胺(Polyimide) 材料层。 27.如申请专利范围第15项之具有导电凸块之半导 体元件制法,其中,该缓冲层系为一低弹性模数之 材料。 28.如申请专利范围第15项之具有导电凸块之半导 体元件制法,其中,该缓冲层上之多数开口系以曝 光、显影、及蚀刻方式制成。 图式简单说明: 第1图系习知具有导电凸块之半导体元件的剖视图 ; 第2A至2E图系另一习知具有导电凸块之半导体元件 的制法流程图; 第3图系美国专利第5, 432, 328号案之具有导电凸块 之半导体元件剖视图; 第4A至4F图系本发明之具有导电凸块之半导体元件 的制法流程图; 第5图系本发明之具有导电凸块之半导体元件的较 佳实施例剖视图; 第6图系本发明之具有导电凸块之半导,体元件的 另一实施例剖视图; 第7图系本发明之具有导电凸块之半导体元件的又 一实施例上视图; 第8图系本发明之具有导电凸块之半导体元件的再 一实施例上视图;以及 第9图系本发明之具有导电凸块之半导体元件的复 一实施例剖视图。 |
