| 主权项 |
1.一种半导体元件埋入承载板之叠接结构之制法, 包括: 提供一具有至少一贯穿开口之第一及第二承载板, 且该第一及第二承载板一表面分别形成一第一及 第二压合层以分别封住该第一及第二承载板之开 口,并将至少一具有主动面与主动面相对应之非主 动面的第一及第二半导体元件分别接置于该第一 及第二承载板之开口中; 于该第一及第二承载板未形成该第一及第二压合 层之一侧表面及该第一及第二半导体元件之主动 面分别形成一第一保护层及第二保护层; 加热压合该第一压合层、第一承载板及第一保护 层,且加热压合该第二压合层、第二承载板及第二 保护层藉以分别形成埋设有第一半导体元件之第 一承载结构及埋设有第二半导体元件之第二承载 结构;以及 该第一及第二承载结构之间以背对背方式夹设一 结合层并进行压合。 2.如申请专利范围第1项之半导体元件埋入承载板 之叠接结构之制法,其中,该第一压合层系由第一 介电层及第一可移除层组成,且该第一介电层形成 于第一承载板之表面;该第二压合层系由第二介电 层及第二可移除层组成,且该第二介电层形成于第 二承载板之表面。 3.如申请专利范围第2项之半导体元件埋入承载板 之叠接结构之制法,其中,压合该第一压合层、第 一承载板及第一保护层,以及压合该第二压合层、 第二承载板及第二保护层之步骤复包括移除该第 一及第二可移除层。 4.如申请专利范围第2项之半导体元件埋入承载板 之叠接结构之制法,其中,该第一及第二介电层系 为环氧树脂(Epoxy resin)、聚乙醯胺(Polyimide)、氰脂( Cyanate ester)、玻璃纤维(Glass fiber)、双顺丁烯二酸 醯亚胺/三氮阱(BT,Bismaleimide triazine)或混合玻璃纤 维与环氧树脂等材质所构成。 5.如申请专利范围第2项之半导体元件埋入承载板 之叠接结构之制法,其中,该第一及第二可移除层 系为离型膜及铜箔其中一者。 6.如申请专利范围第5项之半导体元件埋入承载板 之叠接结构之制法,其中,该第一及第二可移除层 系为铜箔层,并以蚀刻方式移除,以于该第一及第 二介电层表面形成粗糙表面,藉以提升该第一、第 二介电层及结合层之间的接合性。 7.如申请专利范围第1项之半导体元件埋入承载板 之叠接结构之制法,复包括移除该第一及第二保护 层,藉以形成一埋设有该第一及第二半导体元件之 芯层板。 8.如申请专利范围第1项之半导体元件埋入承载板 之叠接结构之制法,其中,该第一及第二承载板系 为一绝缘板及具有线路之电路板其中一者。 9.如申请专利范围第7项之半导体元件埋入承载板 之叠接结构之制法,复包括于该芯层板之二表面分 别形成有一第一及第二线路增层结构,该第一及第 二线路增层结构包括至少一介电层、叠置于该介 电层上之线路层,以及形成于该介电层中之导电结 构以供该线路层电性连接至该第一及第二半导体 元件。 10.如申请专利范围第9项之半导体元件埋入承载板 之叠接结构之制法,复包括形成复数个贯穿该芯层 板及该第一及第二线路增层结构之电镀导通孔,且 该电镀导通孔电性连接该第一及第二线路增层结 构。 11.如申请专利范围第10项之半导体元件埋入承载 板之叠接结构之制法,复包括于该第一及第二线路 增层结构之外表面分别形成第一及第二防焊层。 12.一种半导体元件埋入承载板之叠接结构,包括: 一第一承载板及第二承载板,于该第一及第二承载 板中分别形成有至少一贯穿开口; 至少一第一半导体元件及第二半导体元件,该第一 及第二半导体元件分别接置于该第一及第二承载 板之开口中,且该第一半导体元件及第二半导体元 件具有形成多数电极垫之主动面及相对之非主动 面;以及 一介电层结构,系夹设于该第一承载板及该第二承 载板之间,该介电层结构包括有第一、第二介电层 及结合层,该第一介电层形成于该第一承载板表面 及该第一半导体元件之非主动面,且填充于该第一 承载板与该第一半导体元件间之间隙中; 该第二介电层形成于该第二承载板表面及该第二 半导体元件之非主动面,并填充于该第二承载板与 该第二半导体元件间之间隙中; 该结合层夹设于该第一介电层与该第二介电层之 间。 13.如申请专利范围第12项之半导体元件埋入承载 板之叠接结构,其中,该第一及第二承载板系为一 绝缘板或具有线路之电路板。 14.如申请专利范围第12项之半导体元件埋入承载 板之叠接结构,其中,该第一及第二介电层上对应 与该结合层之接置面形成有粗糙表面。 15.如申请专利范围第12项之半导体元件埋入承载 板之叠接结构,复包括一第一线路增层结构及第二 线路增层结构,系分别形成于该第一及第二承载板 之外表面,该第一及第二线路增层结构包括至少一 介电层、叠置于该介电层上之线路层,以及形成于 该介电层中之导电结构以供该线路层电性连接至 半导体元件之电极垫。 16.如申请专利范围第15项之半导体元件埋入承载 板之叠接结构,复包括复数个电镀导通孔,系贯穿 该第一及第二承载板、介电层结构、第一及第二 线路增层结构,且电性连接该第一及第二线路增层 结构。 17.如申请专利范围第16项之半导体元件埋入承载 板之叠接结构,复包括一第一防焊层与第二防焊层 ,系分别形成于该第一及第二线路增层结构之外表 面。 图式简单说明: 第1图系为美国专利第6,798,049号之剖视图;以及 第2A至2G图系为本发明之半导体元件埋入承载板之 叠接结构及其制法之剖视图。 |
