| 摘要 |
本发明揭示一电容之用于最小化布局面积的改良设计，且特定言之揭示用于一互补式金氧半导体成像器中之一行取样及保持(CSH)电路中的感应电容及参考电容。在一实施例中，在传统多晶矽层 2-多晶矽层 1 电容上方提供一额外板层(例如，以金属 1 形成)，该额外板被短路至传统多晶矽层 1 底部板。此情形添加了一为藉由该多晶矽层 2-多晶矽层 1 电容(Cp)形成之电容之添加的额外面积电容(Ca1)以增加总电容，此因此允许在布局面积上将电容制造得较小。在另一实施例中，一由金属 1 制成之额外片接触多晶矽层 2 顶部电容板，以使得在该金属 1 片之侧壁之间界定一侧壁电容(Csw1)，该侧壁电容又为总电容之添加。此等侧壁可经交指以增加该侧壁电容之面积。在又一实施例中，在金属 1 板上添加又一板层(例如，金属 2 )，该板层向总电容添加又一面积(Ca2)及侧壁(Csw2)电容。 |
