多口存储单元结构

摘要

本发明包含一个具有多个存储单元的半导体存储阵列，每一个存储单元更包含了一个第一和第二位线以及一个第一和一个第二字线和每一个存储单元相连。存储阵列更包含了一个存储单元读/写电压控制电路来控制每一个第一和第二位线，使一个位线的电压比一个第一电压Vo和一个第二电压Vl较高、较低或在中间电压值域之内，电压关系为：Vdd＞Vl＞Vo＞Vgnd，其中Vdd是一个存储单元的配电电压，而Vgnd是存储单元的地极电压。存储陈列更包含了一个第一读/写口和第二读/写口来通过激活第一和第二字线以及控制第一和第二位线的电压使之比第一和第二电压较高，较低或在中间电压值域之内而能独立地执行读/写操作。在一最佳实施例中，存储单元读/写电压控制电路更包含一个字线电压控制电路来在写操作时提供一个较高的字线电压，而在读操作时提供一个较低的字线电压。在另一最佳实施例中，存储单元读/写电压控制电路更包含了一个存储核心配电电压(CVdd)控制电路来在读操作时提供一个较高的CVdd电压，而在写操作时提供一个较低的CVdd电压。在另一最佳实施例中，存储单元读/写电压控制电路更包含了一个存储核心地极电压(CVss)控制电路来在读操作时提供一个较低的CVss，而在写操作时提供一个较高的CVss电压。

主权项

1.一种将2M个单数位存储器单元组织为2N个模块的方法，其中M是N乘I乘J的乘积，而N、I和J是正整数，该方法包含步骤：(a)将该2M个单数位存储器单元分成N对，每对包含两个对称模块，其中每个模块包含{J(j)xI}个单数位存储器单元，并且其中j＝1、2、3、…、N，并且正整数I代表一个储存数据的位长；(b)将每个模块内的单数位存储器单元安排到J(j)x I二维阵列中，并且将每个I单存储器单元连接到第一位线方向内的第一级位线，以及每个J(j)单存储器位上第一阶字线，其中每个第一阶字线与第一级位线会在该单数位存储器单元之一上交叉；(c)将每个模块内的每个第一级位线连接至对应的多模块第一级位线，即多模块位线i其中i＝1、2、3、…I，其中多模块第一级位线被安排在与第一位线方向不同的第二位线方向上，并且每个都连接到对应的第一阶读出放大器i，其中i＝1、2、3、…I；以及(d)用一个模块选择信号来激活一个该模块内(即模块n，其中n为1到N的正整数)的一个J(j)第一阶字线，并且运用I个读出放大器来探测来自每个该模块n以及该模块n的相对应的对称模块的第一阶I位线的存储器单元信号，以及读取由此形成的数据，从而使N模块共享该I个读出放大器。(e)连接一个存储单元电压装置以提供每一个存储单元一个比配电电压低，比地极电压高的中间电压值域；以及(f)依照每一个第一极位线电压值比中间电压值域电压较高或较低而促成一个读操作和写操作。