| 主权项 |
1.一种具共模回授的低压降(LDO)电压稳压器电路, 包括: 具有一共模回授单元之一误差放大器,用以产生一 放大误差电压,该误差放大器具有一第一输入端、 一第二输入端、一第三输入端以及一输出端,该第 一输入端用以接受一参考电压,该第二输入端用以 接收一回授电压; 一传递装置,用以提供一输出电压至少一外部元件 ,该传递装置具有一输入端以及一输出端,该传递 装置之该输入端连接至该误差放大器之该输出端; 一回授电路,用以依比例降低(scale down)该输出电压 ,该回授电路具有一第一端以及一第二端,该回授 电路之该第一端连接到该传递装置之该输出端,该 回授电路之该第二端连接到该误差放大器之该第 二输入端;以及 一补偿电路,用以提供补偿,该补偿电路具有一第 一端和一第二端,该补偿电路之该第一端连接到该 传递装置之该输出端,且该补偿电路之该第二端连 接到该误差放大器之该第三端。 2.如申请专利范围第1项之该低压降电压稳压器电 路,其中该共模回授单元具有一第一端、一第二端 以及一第三端。 3.如申请专利范围第2项之该低压降电压稳压器电 路,其中该共模回授单元包括一第一电阻以及一第 二电阻,该第一电阻具有一第一端以及一第二端, 该第二电阻具有一第一端以及一第二端,该第一电 阻之该第一端连接到该共模回授单元之该第一端, 该第二电阻之该第二端连接到该共模回授单元之 该第二端,且该第一电阻之该第二端与该第二电阻 之该第一端连接到该共模回授单元之该第三端。 4.如申请专利范围第3项之该低压降电压稳压器电 路,其中该共模回授单元更包括一第一电容以及一 第二电容,该第一电容与该第一电阻并联连接( connected in parallel)以提供频率补偿,且该第二电容 与该第二电阻并联连接以提供频率补偿。 5.如申请专利范围第2项之该低压降电压稳压器电 路,其中该共模回授单元包括具有一第一端以及一 第二端之一第一电阻、具有一第一端以及一第二 端之一第二电阻、一第一P型金氧半导体(PMOS)电晶 体、一第二PMOS电晶体、一第一N型金氧半导体(NMOS )电晶体以及一第二NMOS电晶体。 6.如申请专利范围第5项之该低压降电压稳压器电 路,其中该第一电阻之该第一端连接到该共模回授 单元之该第一端,该第一电阻之该第二端以及该第 二电阻之该第一端连接到一共节点(common node),且 该第二电阻之该第二端连接到该共模回授单元之 该第二端。 7.如申请专利范围第5项之该低压降电压稳压器电 路,其中该第一P型金氧半导体电晶体之一源极端( source terminal)连接到该第二PMOS电晶体之一源极端, 该第一PMOS电晶体之一闸极端(gate terminal)连接到该 共节点,且该第一PMOS电晶体之一汲极端连接到该 第一NMOS电晶体之一汲极端。 8.如申请专利范围第5项之该低压降电压稳压器电 路,其中该第二PMOS电晶体之一闸极端连接到一预 定电压,且该第二PMOS电晶体之一汲极端连接到该 共模回授单元之该第三端。 9.如申请专利范围第5项之该低压降电压稳压器电 路,其中该第一NMOS电晶体之一闸极端连接到该第 二NMOS电晶体之一闸极端,且该第一NMOS电晶体之一 源极端接地。 10.如申请专利范围第5项之该低压降电压稳压器电 路,其中该第二NMOS电晶体之一汲极端连接到该共 模回授单元之该第三端,且该第二NMOS电晶体之一 源极端接地。 11.如申请专利范围第5项之该低压降电压稳压器电 路,其中该共模回授单元还包括一第一电容以及一 第二电容,该第一电容与该第一电阻并联连接以提 供频率补偿,且该第二电容与该第二电阻并联连接 以提供频率补偿。 12.如申请专利范围第2项之该低压降电压稳压器电 路,其中该共模回授单元包括具有一第一端以及一 第二端的一第一电阻、具有一第一端以及一第二 端的一第二电阻、一NMOS电晶体、一第一PMOS电晶 体以及一第二PMOS电晶体。 13.如申请专利范围第12项之该低压降电压稳压器 电路,其中该第一电阻的该第一端连接到该共模回 授单元的该第一端,该第一电阻的该第二端以及该 第二电阻的该第一端连接到一共节点,且该第二电 阻的该第二端连接到该共模回授授单元的该第二 端。 14.如申请专利范围第12项之该低压降电压稳压器 电路,其中该第一PMOS电晶体的一源极端连接到该 第二PMOS电晶体的一源极端,该第一PMOS电晶体的一 闸极端连接到该共节点,且该第一PMOS电晶体之一 汲极端接地。 15.如申请专利范围第12项之该低压降电压稳压器 电路,其中该第二PMOS电晶体的一闸极端连接到一 预定电压,且该第二PMOS电晶体的一汲极端连接到 该共模回授单元的该第三端。 16.如申请专利范围第12项之该低压降电压稳压器 电路,其中该NMOS电晶体之一汲极端以及一闸极端 连接到该共模回授单元之该第三端,且该NMOS电晶 体之该源极端接地。 17.如申请专利范围第12项之该低压降电压稳压器 电路,其中该共模回授单元更包括一第一电容以及 一第二电容,该第一电容与该第一电阻并联连接以 提供频率补偿,且该第二电容与该第二电阻并联连 接以提供频率补偿。 18.如申请专利范围第1项之该低压降电压稳压器电 路,其中该误差放大器更包括一用于最佳化补偿( optimizing compensation)之电容。 19.如申请专利范围第1项之该低压降电压稳压器电 路,其中该误差放大器更包括一用于最佳化补偿之 金氧半导体(MOS)电晶体。 20.如申请专利范围第1项之该低压降电压稳压器电 路,其中该传递装置包括一金氧半导体电晶体。 21.一种用以于具共模回授的低压降电压稳压器电 路中输出稳定电压的方法,包括下列步骤: 于一误差放大器上产生一放大电压; 以该放大电压驱动一传递装置; 藉由使用在该误差放大器中之一共模回授单元,以 增加该传递装置之一闸极电压的一转换率; 由该传递装置获取一输出电压;以及 提供频率补偿至该低压降电压稳压器电路以稳定 该输出电压。 22.如申请专利范围第21项之方法,更包括以下步骤: 接收一参考电压;以及 接收一回授电压,其中该参考电压以及该回授电压 系用以产生该放大电压。 图式简单说明: 图1为具有共模回授的一低压降电压稳压器的方块 图; 图2为根据本发明一实施例,图1中该低压降电压稳 压器的示意图; 图3为图2的该低压降电压稳压器的暂态响应模拟 图; 图4为根据本发明一实施例之一共模回授单元的示 意图;以及 图5为根据本发明另一实施例之一共模回授单元的 示意图。 |
