| 主权项 |
1.一种低触发电压矽控整流器,包含: 一具有第一导电型之半导体基板,其包含; 一具有第二导电型之第一掺杂区域; 一具有第一导电型之第二掺杂区域,位于该第一掺 杂区域内,其电阻値系决定该低触发电压矽控整流 器之维持电压; 一具有第二导电型之第三掺杂区域,位于该第一掺 杂区域与该半导体基板之交界;及 一具有第二导电型之第四掺杂区域;以及 一闸极,系设置于该半导体基板之上,用以控制该 第三掺杂区域及该第四掺杂区域间之导通; 其中该第二掺杂区域及该第三掺杂区域系并联于 阳极,该闸极、该第四掺杂区域系并联于阴极。 2.根据请求项1之低触发电压矽控整流器,其中该第 二掺杂区域之掺杂浓度系大于该半导体基板之掺 杂浓度。 3.根据请求项1之低触发电压矽控整流器,其中该半 导体基板另包含一具有第一导电型之第五掺杂区 域,其系与该闸极、该第四掺杂区域并联于阴极。 4.根据请求项3之低触发电压矽控整流器,其中该第 五掺杂区域之掺杂浓度大于该半导体基板之掺杂 浓度。 5.根据请求项1之低触发电压矽控整流器,其中该第 三掺杂区域及该第四掺杂区域之掺杂浓度大于该 第一掺杂区域之掺杂浓度。 6.根据请求项1之低触发电压矽控整流器,其中该第 二掺杂区域之电阻値系由该第二掺杂区域之掺杂 浓度所决定。 7.根据请求项1之低触发电压矽控整流器,其中该第 二掺杂区域之电阻値系由该第二掺杂区域之几何 形状所决定。 8.根据请求项7之低触发电压矽控整流器,其中该第 二掺杂区域之电阻値系由该几何形状之一等效宽 度所决定。 9.根据请求项8之低触发电压矽控整流器,其中该等 效宽度系大于0.5 m。 10.根据请求项1之低触发电压矽控整流器,其中该 第二掺杂区域系藉由离子布植制程或扩散制程而 形成。 11.根据请求项1之低触发电压矽控整流器,其中该 维持电压系大于3.5伏特。 12.根据请求项1之低触发电压矽控整流器,其触发 电压系小于15伏特。 13.根据请求项1之低触发电压矽控整流器,其中该 第二掺杂区域包含: 一第六掺杂区域,电连接该阳极;以及 一第七掺杂区域,系设置于该第一掺杂区域内,且 包含该第六掺杂区域。 14.根据请求项13之低触发电压矽控整流器,其中该 第六掺杂区域之掺杂浓度大于该第七掺杂区域之 掺杂浓度。 15.根据请求项13之低触发电压矽控整流器,其中该 第二掺杂区域之电阻値系由该第六掺杂区域及该 第七掺杂区域之掺杂浓度所决定。 16.一种低触发电压矽控整流器电路,包含: 一第三电阻,系用以提升该低触发电压矽控整流器 电路之维持电压; 一第一电晶体,其射极系藉由该第三电阻电连接一 第一端点,其集极系藉由一第二电阻电连接一第二 端点,其基极系藉由一第一电阻电连接该第一端点 ; 一第二电晶体,其基极电连接该第一电晶体之集极 ,其射极电连接该第二端点,其集极电连接该第一 电晶体之基极;以及 一第三电晶体,其闸极与源极系共同电连接至该第 二端点,其汲极电连接至该第二电晶体之集极,其 中该第三电晶体之崩溃电压小于该第二电晶体之 崩溃电压。 17.根据请求项16之低触发电压矽控整流器电路,其 触发电压系小于15伏特。 18.根据请求项16之低触发电压矽控整流器电路,其 维持电压系大于3.5伏特。 19.根据请求项16之低触发电压矽控整流器电路,其 中该第一电晶体系一PNP电晶体,该第二电晶体系一 NPN电晶体,该第三电晶体系一NMOS电晶体。 20.根据请求项16之低触发电压矽控整流器电路,其 中该第一电晶体及该第二电晶体系处于闭锁状态, 用以将电荷由该第一端点传送至该第二端点。 图式简单说明: 图1(a)系习知应用在ESD防护装置之低触发电压矽控 整流器电路; 图1(b)系图1(a)之结构剖面示意图; 图2系本发明之低触发电压矽控整流器之等效电路 ; 图3(a)系本发明第一实施例之低触发电压矽控整流 器之结构剖面示意图; 图3(b)系图3(a)之上视示意图; 图4系图3(a)之I-V特性曲线图;以及 图5系本发明第二实施例之低触发电压矽控整流器 之结构剖面示意图。 |
