| 主权项 |
1.一种位准转换电路,包括: 第1导电型的第1绝缘闸极型场效电晶体,根据第1时 钟输入节点之第1时钟信号,将被给予输入节点的 输入信号转送至第1内部节点上; MOS型电容元件,由绝缘闸极型场效电晶体形成,并 且被接续至接收第2时钟信号的第2时钟输入节点 与第1内部节点之间,根据前述第1内部节点与前述 第2时钟输入节点的电位差,选择性地形成电容;及 时钟反相器,在前述第1绝缘闸极型场效电晶体非 导通时,根据前述第1时钟信号及对应于前述第1时 钟信号的时钟信号两者其中之一与前述第2时钟信 号而被活性化,在活性化时,将前述第1内部节点的 电位反转,以在第2内部节点上产生具有比前述输 入信号的振幅大的振幅之信号。 2.如申请专利范围第1项所述的位准转换电路,其中 ,前述时钟反相器系在其低侧电源节点上被给予前 述第1时钟信号及与前述第1时钟信号同相的时钟 信号其中之一个与前述第2时钟信号相同振幅的时 钟信号,并且在其高侧电源节点上被给予来自前述 第2时钟输入节点之第2时钟信号的逻辑高位准的 电压,前述第1与第2时钟信号相互间相位不同。 3.如申请专利范围第1项所述的位准转换电路,其中 ,前述时钟反相器系包括: 第2导电型的第2绝缘闸极型场效电晶体,在高侧电 源节点上被结合,并且被接续至前述第1内部节点 上,与第2导电型的第3绝缘闸极型场效电晶体,被接 续至前述第2绝缘闸极型场效电晶体与前述第2内 部节点之间,并且在其闸极上接收前述第1时钟信 号及与前述第1时钟信号同相的时钟信号两者其中 之一; 第1导电型的第4绝缘闸极型场效电晶体,在低侧电 源节点上被结合,并且其闸极被接续至前述第1内 部节点上;及 第1导电型的第5绝缘闸极型场效电晶体,被接续至 前述第4绝缘闸极型场效电晶体与前述第2内部节 点上,并且在其闸极上接收来自前述第2时钟输入 节点的时钟信号。 4.如申请专利范围第1项所述的位准转换电路,其中 ,被给予前述第1时钟输入节点的第1时钟信号,与来 自前述第2时钟输入节点的第2时钟信号相比,振幅 较大。 5.如申请专利范围第1项所述的位准转换电路,其中 ,前述第1时钟信号比前述第2时钟信号更晚变化。 6.一种位准转换电路,包括: 第1导电型的第1绝缘闸极型场效电晶体,根据来自 第1时钟信号输入节点的第1时钟信号,将输入信号 转送至第1内部节点; 第1导电型的第2绝缘闸极型场效电晶体,根据前述 第1内部节点的电位,将被给予第2时钟输入节点的 第2时钟信号转送至第2内部节点; 低驱动电路,根据与前述第1时钟输入节点的第1时 钟信号同相的时钟信号,将前述第2内部节点驱动 至低侧电源节点的电压位准;及 时钟反相器,根据与前述第1及第2时钟输入节点的 时钟信号同相的时钟信号而被活性化,并根据前述 第2内部节点的信号电位驱动第3内部节点。 7.如申请专利范围第6项所述的位准转换电路,更包 括:MOS型电容元件,被接续至前述第1内部节点,系由 绝缘闸极型场效电晶体所形成,并且该绝缘闸极型 场效电晶体根据前述第2时钟输入节点的第2时钟 信号与前述第1内部节点的电位差,选择性地形成 电容。 8.如申请专利范围第6项所述的位准转换电路,更包 括:MOS型电容元件,被接续至前述第1内部节点与前 述第2内部节点之间,系由绝缘闸极型场效电晶体 所形成,且该绝缘闸极型场效电晶体在前述第1内 部节点的电位比前述第2内部节点的电位高时形成 电容。 9.如申请专利范围第6项所述的位准转换电路,其中 ,前述低驱动电路系包括:第1导电型的第3绝缘闸极 型场效电晶体,被接续至前述低侧电源节点与前述 第2内部节点之间,并且在其闸极上接收对应于前 述第1时钟输入节点的第1时钟信号之时钟信号。 10.如申请专利范围第6项所述的位准转换电路,其 中,前述低驱动电路系包括: 第1导电型的第3绝缘闸极型场效电晶体,被接续至 前述低侧电源节点与前述第2内部节点之间,并且 其闸极被接续至第4内部节点; 第1导电型的第4绝缘闸极型场效电晶体,被接续至 前述第4内部节点与前述低侧电源节点之间,并且 其闸极被接续至前述第2内部节点;及 第2导电型的第5绝缘闸极型场效电晶体,被接续至 前述第4绝缘闸极型场效电晶体与高侧电源节点之 间,并且在其闸极上接收与前述第2时钟输入节点 的第2时钟信号同相的时钟信号。 11.一种位准转换电路,包括: 时钟反相器,回应于第1时钟信号而被活性化,在活 性化时将第1节点的信号反转,并转送至第2节点; 第1绝缘闸极型场效电晶体,前述时钟反相器非活 性化时成为导通状态,在导通时,将输入信号转送 至前述第1节点;及 MOS型电容元件,被接续至前述第1节点与第3节点之 间,由绝缘闸极型场效电晶体所形成,在前述时钟 反相器活性化时,该绝缘闸极型场效电晶体根据前 述第1时钟信号,选择性地进行电荷帮浦操作。 12.如申请专利范围第11项所述的位准转换电路,其 中,前述第1时钟信号系由互补信号所构成,前述互 补信号之一方被给予前述第1绝缘闸极型场效电晶 体,并且前述互补信号之另一方被给予前述第3节 点,以使得前述时钟反相器非活性化时,前述第1绝 缘闸极型场效电晶体成为导通状态。 13.如申请专利范围第11项所述的位准转换电路,其 中,前述第1绝缘闸极型场效电晶体系回应于与前 述第1时钟信号相位不同的第2时钟信号而变成导 通状态。 14.一种位准转换电路,包括: 第1绝缘闸极型场效电晶体,回应于第1时钟信号而 变成导通状态,导通时,将输入信号转送至第1节点; 第2绝缘闸极型场效电晶体,根据前述第1节点的信 号选择地导通,导通时,将第2时钟信号转送至第2节 点; 第3绝缘闸极型场效电晶体,根据与前述第2时钟信 号互补的第3时钟信号而导通,导通时,将前述第2时 钟信号转送至前述第2节点;及 时钟反相器,在前述第3绝缘闸极型场效电晶体非 导通时,回应于前述第2及第3时钟信号而被活性化, 将前述第2节点的信号反转并转送至次段节点。 15.一种具有位准转换功能之串列/并列转换电路, 包括: 复数位准转换电路,包括:第1导电型的第1绝缘闸极 型场效电晶体,互相共通地在输入节点上被结合, 各自根据来自第1时钟输入节点的时钟信号,将被 给予输入节点的输入信号转送至内部节点;MOS型电 容元件,被接续至第2时钟输入节点与前述第1内部 节点之间,根据前述第1内部节点与前述第2时钟输 入节点的电位差,选择地形成电容;及时钟反相器, 根据前述第2时钟输入节点的时钟信号及与前述第 2时钟输入节点的时钟信号互补的时钟信号,选择 地在前述第1绝缘闸极型场效电晶体非导通时被活 性化,在活性化时,将前述内部节点的电位反转,并 在前述第2内部节点上产生具有比前述输入信号的 振幅大的振幅之信号; 复数输出闩锁电路,分别对应于前述复数位准转换 电路而被设置,根据共通的闩锁指示信号,闩锁对 应的位准转换电路之输出信号;及 时钟供给电路,相对于前述复数位准转换电路,将 时钟信号供给各前述第2时钟输入节点,以使得前 述时钟反相器的活性化期间相互不同;前述时钟供 给电路在时钟供给序列中,将被供给前段的位准转 换电路的第2时钟输入节点之时钟信号反转,并供 给次段的位准转换电路的第1时钟输入节点。 图式简单说明: 图1系绘示根据本发明之实施例1的位准转换电路 的构成之图式。 图2(A)系绘示图1所示的反相器之构成,图2(B)系绘示 图1所示的时钟反相器之构成。 图3系绘示图1所示之位准转换电路的动作之时序 图。 图4系绘示根据本发明之实施例2的位准转换电路 的构成之图式。 图5系用以说明图4所示的位准转换电路的动作之 时序界线的图式。 图6系绘示图4所示之位准转换电路的动作之时序 图。 图7系绘示产生图4所示之2相时钟信号的部分构成 之一例的图式。 图8系绘示根据本发明之实施例3的位准转换电路 的构成之图式。 图9系绘示根据本发明之实施例4的位准转换电路 的构成之图式。 图10系绘示图9所示的时钟信号之电压振幅的图式 。 图11系绘示根据本发明之实施例5的位准转换电路 的构成之图式。 图12系绘示图11所示之位准转换电路的动作之时序 图。 图13系绘示根据本发明之实施例6的位准转换电路 的构成之图式。 图14系绘示根据本发明之实施例7的位准转换电路 的构成之图式。 图15系绘示根据本发明之实施例8的位准转换电路 的构成之图式。 图16系概略绘示根据本发明之实施例9的具有位准 转换功能之串列/并列转换电路的构成之图式。 图17系具体绘示图16所示的具有位准转换功能之串 列/并列转换电路的构成之图式。 图18系绘示图17所示之电路的动作之时序图。 图19系绘示本发明之实施例9的变更例的位准转换 电路之图式。 图20系概略绘示根据本发明之实施例10的具有位准 转换功能之串列/并列转换电路的构成之图式。 图21系具体绘示图20所示的位准转换电路、闩锁电 路及移位闩锁电路的构成之图式。 图22系绘示图21所示之电路的动作之时序图。 图23系绘示本发明之实施例10的变更例的位准转换 电路之图式。 图24系概略绘示根据本发明之实施例11的具有位准 转换功能之串列/并列转换电路的构成之图式。 图25系具体绘示图24所示的位准转换电路、闩锁电 路及移位闩锁电路的构成之图式。 图26系绘示图25所示之电路的动作之时序图。 图27系绘示根据本发明之实施例11的变更例的位准 转换电路的构成之图式。 图28系概略绘示根据本发明之实施例11的位准转换 电路的其他变更例之图式。 图29系绘示图28所示之电路的动作之时序图。 |
