| 主权项 |
1.一种记忆体装置(10),包括: 至少一个核心单元(20),该核心单元(20)具有闸极(26) 、汲极(22)及源极(24),该至少一个核心单元(20)可经 由操作以储存至少一个位元的资讯; 逻辑电路(140),在软性程式化确认操作期间可经由 操作以提供调节之电压源(130)给该闸极(26);以及 感测器(150),在该软性程式化确认操作期间与该核 心单元配合至少一个核心单元(20)及可经由操作以 依据软性程式化确认讯号(170)确认该至少一个核 心单元(20)之软性程式化; 其中,于该调节之电压源(130)内之过冲实质上结束 之后,该逻辑电路(140)提供该软性程式化确认讯号( 170)给该感测器(150)以初始化该至少一个核心单元( 20)之软性程式化确认。 2.如申请专利范围第1项之记忆体装置(10),其中该 逻辑电路(140)从该调节之电压源(130)施加第一电压 (130)至该闸极(26),并且其中在该调节之电压源(130) 具有大于第二电压(160)之値经固定时间之期间(166) 之后,该逻辑电路(140)提供该软性程式化确认讯号( 170)给该感测器(150)。 3.如申请专利范围第2项之记忆体装置(10),其中该 逻辑电路(140)包括: 第一电路(172),当该调节之电压源(130)具有大于该 第二电压(160)之値时产生第一讯号(WAPDEV); 第二电路(174),接收该第一讯号(WAPDEV)及依据该第 一讯号(WAPDEV)产生表示该固定的时间周期(166)之第 一等待讯号(WAIT); 计时器电路(176),接收该第一等待讯号(RWAIT)及在该 第一讯号(WAPDEV)之后提供第二等待讯号(WAIT)该固 定的时间周期(166);以及 状态机(178),依据该第二等待讯号(WAIT)提供该软性 程式化确认讯号(170)给该感测器(150)。 4.如申请专利范围第3项之记忆体装置(10),其中该 第二电压(160)为大约4伏特或者4伏特以上,该第一 电压(130)为大约2.7伏特并且该固定的时间期间(166) 为大约200ns或200ns以上及大约500ns或500ns以下。 5.如申请专利范围第3项之记忆体装置(10),其中该 调节之电压源(130)包括在程式化操作期间选择性 地连接至该至少一个核心单元(20)之汲极(22)之汲 极泵(131)。 6.如申请专利范围第2项之记忆体装置(10),其中该 固定时间之期间(166)为大约350ns或350ns以上及大约 450ns或450ns以下。 7.一种于记忆体装置(10)中确认软性程式化之方法( 300),该记忆体装置(10)具有具备闸极(26)、汲极(22) 及源极(24)之至少一个核心单元(20),该方法(300)包 括: 透过电压分压器(R1、R2)在软性程式化确认操作(302 )期间提供(304)调节式电压源(130)给该闸极(26);以及 在于该调节式电压源(130)之过冲(162)已经消退(310) 之后使用感测器(150)确认(312)该至少一个核心单元 (20)之软性程式化。 8.如申请专利范围第7项之方法(300),其中提供调节 之电压源(130)包括提供第一电压(130)给该闸极(26), 并且其中确认(312)软性程式化包括: 在该调节之电压源(130)大于调节电位(160)之后等待 (310)固定时间之期间(166);以及 在该固定时间之期间(166)之后使用感测器(150)感测 关于该至少一个核心单元(20)之电流(150)。 9.如申请专利范围第8项之方法(300),其中等待(310) 固定时间之期间(166)包括: 当该调节之电压源(130)具有大于该调节电位(160)之 値时产生第一讯号(WAPDEV); 依据该第一讯号(WAPDEV)产生表示该固定时间之期 间(166)之第一等待讯号(RWAIT); 在该第一讯号(WAPDEV)之后提供第二等待讯号(WAIT) 该固定时间之期间(166);以及 依据该第二等待讯号(WAIT)提供软性程式化确认讯 号(170)至该感测器(150)。 10.如申请专利范围第8项之方法(300),其中等待固定 时间之期间(166)包括在该调节之电压源(130)大于该 调节电位(160)之后等待大约350ns或350ns以上及大约 450ns或450ns以下。 图式简单说明: 第1图为示意地显示记忆体装置之例示性的布局之 平面视图; 第2图为显示反或型记忆体电路之例示性的核心部 分之示意图; 第3图为显示本发明之各概念可以以习知的叠置式 闸极记忆体单元来实现之部分横截面视图; 第4图为显示可以执行本发明之各概念之例示性的 四阶段区段抹除操作之流程图; 第5图为例示性的记忆体单元之区段及用于确认该 记忆体单元之软性程式化之系统的示意侧向立视 图; 第6图为显示在使用汲极注入施加闸极电压至第5 图之单元时之电压过冲之图式; 第7图为显示依据本发明在记忆体核心单元中用于 确认软性程式化之系统之其中一项例示性的实施 之示意图; 第8图为显示第7图之电路之更为细部的示意图; 第9图为显示第7图及第8图之电路之更为细部的示 意图; 第10图为显示关于第7至9图之电路之讯号的时序图 ;以及 第11图为依据本发明之另一概念之说明于记忆体 装置中之确认软性程式化之例示性的方法之流程 图。 |
