发明名称 | 高可靠性处理器的片上机制 | ||
摘要 | 一种处理器包括:在冗余(FRC)模式下工作的第一和第二执行核心;FRC检验单元,用于比较来自第一和第二执行核心的结果;和错误检验单元,用于检测第一和第二核心中的可恢复错误。所述错误检测器响应于可恢复错误的检测来使FRC检验器无效。处理器的多模式的实施例除FRC模式之外还实现了多核心模式。仲裁单元在多核心模式下调节对第一和第二执行核心所共享的资源的存取。在多模式的实施例中,所述FRC检验器位于邻近仲裁单元的地方。 | ||
申请公布号 | CN100375050C | 申请公布日期 | 2008.03.12 |
申请号 | CN200380106657.6 | 申请日期 | 2003.11.13 |
申请人 | 英特尔公司 | 发明人 | H·阮;S·屠;A·洪查里克;S·亚米尔 |
分类号 | G06F11/16(2006.01) | 主分类号 | G06F11/16(2006.01) |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 王岳;王勇 |
主权项 | 1.一种处理器,其包括:在FRC模式下工作的第一和第二执行核心,其中第一和第二执行核心还可以在多核心模式下工作;用于处理来自第一和第二执行核心中的至少一个的事务的资源;接口控制单元,用于调节第一和第二执行核心对资源的存取,所述接口控制单元包括FRC检验单元,用于比较来自第一和第二执行核心的事务信号并且如果所述比较结果表明失配则发信号通知错误,并且所述接口控制单元还包括仲裁单元,用于如果执行核心在多核心模式下工作则调节执行核心对资源的存取;和错误检测器,用于分别检测第一和第二执行核心中的错误并且用于响应于对错误的检测而使FRC检验单元无效。 | ||
地址 | 美国加利福尼亚州 |