发明名称 |
具有拉应力膜和压应力膜的CMOS半导体器件 |
摘要 |
一种CMOS半导体器件,包括:隔离区,形成于半导体衬底的表面层中,用以定义彼此邻近的NMOSFET有源区和PMOSFET有源区;NMOSFET结构,形成于所述NMOSFET有源区中;PMOSFET结构,形成于所述PMOSFET有源区中;拉应力膜,覆盖所述NMOSFET结构;以及压应力膜,覆盖所述PMOSFET结构,其中在所述拉应力膜与所述压应力膜之间的边界被设定为沿着栅极宽度方向比所述NMOSFET有源区更接近所述PMOSFET有源区。CMOS半导体器件的性能可以通过拉应力膜和压应力膜的设计来改进。 |
申请公布号 |
CN101140932A |
申请公布日期 |
2008.03.12 |
申请号 |
CN200710103304.0 |
申请日期 |
2007.05.18 |
申请人 |
富士通株式会社 |
发明人 |
谢尔盖·皮丁 |
分类号 |
H01L27/092(2006.01);H01L21/8238(2006.01) |
主分类号 |
H01L27/092(2006.01) |
代理机构 |
隆天国际知识产权代理有限公司 |
代理人 |
张龙哺 |
主权项 |
1.一种CMOS半导体器件,包括:半导体衬底;隔离区,形成于所述半导体衬底的表面层中,用以定义彼此邻近的NMOSFET有源区和PMOSFET有源区;NMOSFET结构,形成于所述NMOSFET有源区中;PMOSFET结构,形成于所述PMOSFET有源区中;拉应力膜,覆盖所述NMOSFET结构;以及压应力膜,覆盖所述PMOSFET结构其中所述拉应力膜与所述压应力膜之间的边界被设定为沿着栅极宽度方向比所述NMOSFET有源区更接近所述PMOSFET有源区。 |
地址 |
日本神奈川县川崎市 |