用于图形化双波纹互连的三层掩膜结构

摘要

本发明涉及一种对于铜基础的双波纹集成方法，其使用具有交替蚀刻选择特性的三个上部硬掩膜层(150，160，170)，比如无机/有机/无机层的，在低K(low-k)电介质叠层(120，130，140)中布线。

主权项

1.一种用于双波纹图形化的制品，含有a)一衬底；b)在衬底上的包括具有小于3.0的介电常数的上部的电介质层，该电介质层或者是其中将要形成通孔和槽的单层或者是其中将要形成通孔和槽的三层电介质叠层；c)在电介质层上的第一掩膜层，该第一掩膜层能够抵抗用来去除铜的化学机械抛光方法的蚀刻，而且第一掩膜层相对于电介质层上部具有大于5∶1的蚀刻选择性比率；d)第一掩膜层上的第二掩膜层，第二掩膜层相对于第一掩膜层具有大于5∶1的蚀刻选择性比率，并且相对于电介质层上部具有小于3∶1的蚀刻特性比率；以及e)在第二掩膜层上的第三掩膜层，第三掩膜层相对于第二掩膜层具有大于5∶1的蚀刻选择性比率，并且相对于第一掩膜层具有小于3∶1的蚀刻特性比率。