发明名称 通过数据线校准时钟发生器单元的时钟频率的系统和方法
摘要 本发明提供一种用于校准至少一个时钟发生器单元(38)的时钟频率的系统(100)和方法。为了校准时钟发生器单元(38)的时钟频率,至少一个校准单元(36)被分配给时钟发生器单元(38),借助于经由数据线(20)的至少一个命令信号(COM)以二进制形式设置校准单元(36),时钟发生器单元(38)被分配至少一个通过时钟发生器单元(38),特别是通过时钟发生器单元(38)的输出频率(f<SUB>out</SUB>)来计时的二进制计数器(34),以及在发送/接收模块(30)内存在至少一个连接(STA、OFL或SET)到校准单元(36)或二进制计数器(34)的控制逻辑机构(32),所述控制逻辑机构在接收命令信号(COM)之后,复位二进制计数器(34),启动它(STA)并且等待二进制计数器(34)终止或溢出(OFL)。
申请公布号 CN100374978C 申请公布日期 2008.03.12
申请号 CN200480003600.8 申请日期 2004.02.04
申请人 NXP子股份有限公司 发明人 F·博赫
分类号 G06F1/08(2006.01) 主分类号 G06F1/08(2006.01)
代理机构 中科专利商标代理有限责任公司 代理人 王波波
主权项 1.一种系统(100)-具有至少一个微控制器单元(10)以及-具有至少一个发送/接收模块(30),该模块具有至少一个时钟发生器单元(38),-其中所述微控制器单元(10)和所述发送/接收模块(30)彼此互连以用于通过至少一条数据线(20)进行通信,其特征在于:-为了校准时钟发生器单元(38)的时钟频率,将至少一个校准单元(36)分配给时钟发生器单元(38),-借助于经由数据线(20)的至少一个命令信号(COM)可以以二进制形式设置校准单元(36),-时钟发生器单元(38)被分配至少一个二进制计数器(34),通过时钟发生器单元(38)对所述二进制计数器进行计时,以及-发送/接收模块(30)内存在至少一个连接(STA、OFL或SET)到校准单元(36)或二进制计数器(34)的控制逻辑机构(32),所述控制逻辑机构在接收命令信号(COM)之后,复位二进制计数器(34),启动它(STA)并且等待二进制计数器(34)终止或溢出(OFL)。
地址 荷兰艾恩德霍芬