嵌入式系统及其通信方法

摘要

本发明公开一种嵌入式系统，包括嵌入式处理器A、处理器或设备B、FPGA/CPLD模块，嵌入式处理器A的同步串口与FPGA/CPLD模块连接，其中的发送时钟、发送帧同步设置为输出，接收时钟、接收帧同步设置为输入；处理器或设备B的通信接口与所述FPGA/CPLD模块连接。在与处理器或设备B进行通信时，保证数据传输的主动权始终在发送一方。通过FPGA/CPLD模块，系统可以通过不同的通信协议与其他系统进行接口，而不需要仅因为协议的不同而去更改系统方案，只需要升级FPGA/CPLD的逻辑去适应新的接口，就可建立高速、可靠、灵活的通信机制。

主权项

1.一种嵌入式系统，包括嵌入式处理器A、处理器或设备B，其特征是：还包括FPGA/CPLD模块，所述嵌入式处理器A的同步串口与所述FPGA/CPLD模块连接，且其中的发送时钟、发送帧同步设置为输出，接收时钟、接收帧同步设置为输入；所述处理器或设备B的通信接口与所述FPGA/CPLD模块连接。