多层印刷电路板(一)

摘要

本发明系提供一种利用孔径小之介层洞、且不会降低连接可靠性之多层印刷电路板。于电镀覆盖层36a、36d上、介层洞底部形成于以贯穿孔重心为中心之半径为R(贯穿孔半径)＋r(介层洞之底半径)/3之圆内的介层洞60A、60B，其于热循环时所受之应力比形成于第2层间树脂绝缘层150上之介层洞160小，因此，本发明将介层洞60A、60B之底径作得比介层洞160之底径小。

主权项

1.一种多层印刷电路板,于具有贯穿孔(半径R)之核 心基板上层积由第1层间树脂绝缘层、无电解电镀 层与电解电镀层构成之第1介层洞(底半径r)、及导 体电路,并于上述第1层间树脂绝缘层上层积由第2 层间树脂绝缘层、无电解电镀层与电解电镀层构 成之第2介层洞、及导体电路所组成, 其特征在于: 于上述贯穿孔端形成覆盖上述贯穿孔之盖状导体 层; 上述第1介层洞内之底部位于以贯穿孔重心为中心 之半径D(D=(R+r/3))之区域内,形成于上述盖状导体层 上之第1介层洞之底部半径比上述第2介层洞之底 部半径小。 图式简单说明: 第1(A)~(D)图绘示本发明第1实施例之多层印刷电路 板之制造流程图。 第2(A)~(E)图绘示第1实施例之多层印刷电路板之制 造流程图。 第3(A)~(D)图绘示第1实施例之多层印刷电路板之制 造流程图。 第4(A)~(C)图绘示第1实施例之多层印刷电路板之制 造流程图。 第5(A)~(D)图绘示第1实施例之多层印刷电路板之制 造流程图。 第6(A)、(B)图绘示第1实施例之多层印刷电路板之 制造流程图。 第7图绘示第1实施例之多层印刷电路板之剖面图 。 第8图绘示于第1实施例之多层印刷电路板上设置IC 晶片状态之剖面图。 第9(A)~(E)图绘示贯穿孔之电镀覆盖层之平面图。 第10图系实施例之测试结果表。 第11图系实施例之测试结果表。 第12图系实施例之测试结果表。 第13图系实施例与对照例之测试结果表。