| 主权项 |
1.一种具有混合串列/平行滙流排介面之基地台,该 基地台为一同步系统,该同步系统具有一相关时脉 ,该滙流排介面包含: 一资料区块解多工装置,其具有一输入,用以接收 一资料区块,并将该资料区块解多工成复数个细块 ,各细块具有复数个位元; 为每一细块提供一给定状态的开始位元,其中该细 块的开始位元共同辨识一给定函数; 一双及一单的平行至串列(P/S)转换器组,各P/S转换 器组会接收同步于该时脉之一时脉速率的各细块, 并用以转换各细块成一串列资料; 一第一组i个多工器,以于i条线路上,在该时脉之正 边缘处传送双P/S转换器组串列资料,并且于i条线 路上,在该时脉之负边缘处传送单P/S转换器组串列 资料; 一第二组i个解多工器,以接收双及单串列资料,并 将所接收的双串列资料送出至一双缓冲器,而将单 串列资料送出至一单缓冲器; 一双及单的串列至平行(S/P)转换器组,该双S/P转换 器组将所接收的双串列资料转换成双平行资料,并 输出与该时脉同步的该双平行资料; 该单S/P转换器组,以将所接收的单串列资料转换成 单平行资料,并按同步于该时脉而输出该单平行资 料,以及 一资料区块重建装置,以将该双及单平行资料合并 为该资料区块及该给定函数。 2.如申请专利范围第1项所述之基地台,其中各个资 料区块具有N个位 元,且 3.如申请专利范围第1项所述之基地台,其中该双及 单缓冲器系分别缓冲该双及单P/S转换器组的输入, 以令该双及单S/P转换器组接收同步于该时脉之所 接收双及单串列资料。 4.一种具有双向式串列/平行滙流排介面之基地台, 其包含: 复数条线路,以传送资料区块,该等复数条线路的 数目低于各资料区块之位元数; 一第一节点,可于该等复数条线路上将一第一资料 区块送出给一第二节点,该第一节点能够将该等资 料区块解多工成复数个第一细块,而复数个第一细 块的数目会与该等复数条线路的数目相同,各该第 一细块具有复数个位元以及一给定状态的开始位 元,该细块的该开始位元共同辨识一第一给定函数 ;及 该第二节点在该等复数条线路上将一第二资料区 块送出给该第一节点,该第二节点能够将该等资料 区块解多工成复数个第二细块,该等复数个第二细 块的数目会与该等复数条线路的数目相同,各该第 二细块具有复数个位元及具有一给定状态的开始 位元,该细块的该开始位元共同辨识一第二给定函 数。 5.如申请专利范围第4项所述之基地台,其中该第一 节点能够将该等资料区块解多工成复数个第三细 块,该等第三细块的数目j会低于复数条线路的数 目N,且于j条线路上传送该等第三细块。 6.如申请专利范围第5项所述之基地台,其中该第二 节点能够将第四资料区块解多工成K个位元,其中K 小于等于N-j条线路数目,且于K条线路上传送该第 四区块。 7.如申请专利范围第4项所述之基地台,其中由该第 一节点送出的该第一资料区块包含一由该开始位 元所决定的增益控制资讯。 8.如申请专利范围第7项所述之基地台,其中由该第 二节点送出的该第二资料区块包含该增益控制资 讯的一接收确认。 9.如申请专利范围第7项所述之基地台,其中由该第 二节点送出的该第二资料区块包含一相关于该第 二节点的状态资讯。 10.一种具有混合串列/平行滙流排介面之基地台, 其包含: 一时脉,用以产生正及负情况的时脉脉波边缘; 一资料区块解多工装置,其具有一输入,用以接收 一资料区块,并将该资料区块解多工成复数个细块 ,各细块具有复数个位元; 对于各细块: 一平行至串列转换器,用以转换各细块成串列资料 ; 一线路,在该时脉的一给定边缘期间转送各细块串 列资料;以及 一产生装置,以产生各细块之一开始位元,该开始 位元系用以辨识该细块之一目的地。 11.如申请专利范围第10项所述之基地台,其中在一 资料区块内的位元数目为N,线路数目为i,而1<i<N。 12.如申请专利范围第10项所述之基地台,其中在一 细块内的位元数目为四,线路数目为二。 13.一种具有混合串列/平行滙流排介面之基地台, 用以将资料从一第一节点传送至一第二节点,该介 面包含: 一资料区块解多工装置,用以从该第一节点将一资 料区块解多工成m组n个位元,并对各该m组增附至少 一对开始位元,各该m组的该对开始位元可共集地 代表一特定函数及目的地;以及 对各该m组,一个别线路用以将该等各该m组从该第 一节点传送至该第二节点。 14.如申请专利范围第13项所述之基地台,其中该特 定函数包含该m组将被传送到之一目的地。 15.如申请专利范围第14项所述之基地台,其中当传 送资料时,该资料区块解多工装置会将该m组开始 位元对的至少其一开始位元设定为1状态,而当该 介面并未传送资料时,会维持所有的个别线路为0 状态。 16.如申请专利范围第14项所述之基地台,其中该m组 开始位元对的其一位元代表开始一资料传送。 17.如申请专利范围第14项所述之基地台,其中该m组 开始位元对共集地代表之函数包括一相对增加、 一相对减少及一绝对値函数。 18.如申请专利范围第14项所述之基地台,其中该m组 开始位元对共集地代表之目的地包括一RX及TX增益 控制器。 19.如申请专利范围第13项所述之基地台,其中该m组 开始位元对共集地代表将被执行之一特定函数及 一特定目的地。 20.一种具有混合串列/平行滙流排介面之基地台, 用以将资料从一第一节点传送至一第二节点,该介 面包含: 一用以将一资料区块解多工成m组n个位元的装置; 一用以增附一开始位元对至各该m组的装置,该m组 开始位元对可共集地代表将被执行的一特定函数; 一用以透过一个别线路从该第一节点传送各该m组 的装置。 21.如申请专利范围第20项所述之基地台,其中该特 定函数包含该m组将被转送到的一目的地。 22.如申请专利范围第20项所述之基地台,其中当该 介面正在传送资料时,该该增附装置会将该m组开 始位元对之至少一第一对设定为1状态,而当该介 面并未传送资料时,会维持所有的个别线路为0状 态。 23.一种具有双向式串列/平行滙流排介面之基地台 ,其中包含: 复数条线路,以传送资料区块,该等复数条线路数 目低于各资料区块之位元数; 一第一节点,可于该等复数条线路上将一第一资料 区块送出给一第二节点,该第一节点能够将该等资 料区块解多工成复数个第一细块,而该等复数个第 一细块的数目会与该等复数条线路的数目相同,各 该第一细块具有复数个位元以及一开始位元对,用 以辨识由该第一资料区块所执行的函数;及 该第二节点在该等复数条线路上将一第二资料区 块送出给该第一节点,该第二节点能够将该等资料 区块解多工成复数个第二细块,该等复数个第二细 块的数目会与该等复数条线路的数目相同,各该第 二细瑰具有复数个位元及一开始位元对,用以辨识 由该第二资料区块所执行的函数。 24.如申请专利范围第23项所述之基地台,其中该第 一节点能够将该等资料区块解多工成复数个第三 细块,该等第三细块的数目J会低于复数条线路的 数目N,且于J条线路上传送该等第三细块。 25.如申请专利范围第23项所述之基地台,其中该第 二节点能够将各第四资料区块解多工成细块,其中 K値小于等于N-J条线路数目,且于K条线路上传送该 第四资料区块。 26.如申请专利范围第23项所述之基地台,其中该开 始位元对包含增益控制资讯。 27.如申请专利范围第25项所述之基地台,其中由该 第二节点送出的该第二资料区块包含相关于该第 二节点之一状态的资讯。 28.如申请专利范围第25项所述之基地台,其中该第 二资料区块包含相关于该第二节点之一状态的资 讯。 图式简单说明: 图1系RX与TX GC和GC控制器图式说明。 图2系一混合平行/串列滙流排介面区块图。 图3系利用混合平行/串列滙流排介面之资料区块 传送作业流程图。 图4说明将一区块转成最显着及最小显着细块之解 多工作业。 图5说明利用资料交错处理对一区块进行解多工作 业。 图6系一双向混合平行/串列滙流排介面之区块图 。 图7系一双向线路实作图式。 图8系开始位元之计时图。 图9系一函数可控制性之混合平行/串列滙流排介 面的区块图。 图10系一函数可控制性之混合平行/串列滙流排介 面的开始位元计时图。 图11系表示各项函数之开始位元实作列表。 图12系目的地控制混合平行/串列滙流排介面之区 块图。 图13系表示各项目的地之开始位元实作列表。 图14系表示各项目的地/函数之开始位元实作列表 。 图15系目的地/函数控制混合平行/串列滙流排介面 之区块图。 图16系表示各项目的地/函数之开始位元流程图。 图17系正及负时脉边缘之混合平行/串列滙流排介 面区块图。 图18系正及负时脉边缘之混合平行/串列滙流排介 面计时图。 图19系一2线式GC/GC控制器滙流排区块图。 图20系一3线式GC/GC控制器滙流排区块图。 |
