直接存储访问控制器

摘要

本发明公开了一种直接存储访问控制器，由中断控制器、分割单元、寄存器组、逻辑地址暂存器接口、节点设备接口、主控制器组成，其中，中断控制器根据中断响应策略决定何时向主控制器发送该DMA通道传输请求中断，当DMAC控制器决定为该DMA通道服务时，首先对该DMA通道传输进行分割，确定分割后的DMA传输的传输长度，然后完成这次DMA数据传输。当这次短的DMA传输结束后，判断该节点的DMA通道传输是否结束，如果结束给出DMA传输结束中断或指示信号给主处理器，如果没有结束，则更新这次该节点DMA通道的参数，再次传输。本发明仅占用少量的CPU资源即实现了多个DMA通道任务间频繁切换的问题。

主权项

1.一种直接存储访问控制器，在处理器对节点设备提出的直接存储访问通道中断请求进行初始化配置后，控制节点设备与非易失型存储器之间直接交换数据，其特征在于，包括：中断控制器、分割单元、寄存器组、逻辑地址暂存器接口、节点设备接口、主控制器，其中，主控制器，用于控制和协调各模块的工作，并在直接存储访问通道结束传输后发出传输结束信号给处理器；寄存器组，用于提供一个与处理器通信的接口，存储有处理器发出的命令以及配置的参数，包括每次最大传输块数、通道中断请求的优先级；节点设备接口，用于提供与节点设备之间的通信协议，包括接收来自节点设备的直接存储访问通道中断请求，在主控制器的控制下给出该直接存储访问通道被服务的信号，并从该节点设备读出或写入数据；中断控制器，与主控制器、寄存器组、节点设备相连，用于根据节点设备发出的直接存储访问通道的中断请求优先级参数，与自身的中断响应策略来确定向主控制器提出中断请求的时间；分割单元，与主控制器、节点设备接口、逻辑地址暂存器接口、非易失型存储器接口相连，用于在主控制器的控制下，根据所述寄存器组中存储的参数，将长的直接存储访问传输分割成多个短的直接存储访问传输，分割的原则是非易失型存储器接口每次访问非易失型存储器时，地址空间必须连续、块对齐且最大的块数在预设的最大允许传输块数之内，分割后获得本次传输的首逻辑块地址和传输块数参数；逻辑地址暂存器接口，用于在分割单元的控制下，从逻辑地址暂存器中读出本次直接存储访问通道传输的数据存储在非易失型存储器中的簇链结构信息；非易失型存储器接口，用于提供与非易失型存储器通信的协议，在主控制器的控制下，根据分割单元获得的本次传输的参数，从非易失型存储器中读出或写入数据。