发明名称 |
半导体存储器件及其制造方法 |
摘要 |
本发明的漏极(7)包括:与控制栅极(5)相匹配而形成的、低浓度的浅的低浓度杂质区域(7a);与侧壁膜(8)相匹配而形成且比低浓度杂质区域(7a)高浓度的深的高浓度杂质区域(7b),由此,利用低浓度杂质区域(7a)来改善短沟道效果并提高编程效率,并且,在高浓度杂质区域(7b)中设置漏极接触孔形成部位(70),以降低漏极(7)中的接触电阻。 |
申请公布号 |
CN100373622C |
申请公布日期 |
2008.03.05 |
申请号 |
CN03820714.1 |
申请日期 |
2003.08.29 |
申请人 |
富士通株式会社;斯潘生公司;先进微装置公司 |
发明人 |
小森秀树;岛田久幸;孙禹;木下博幸 |
分类号 |
H01L27/10(2006.01);H01L29/788(2006.01);H01L29/792(2006.01);H01L21/8247(2006.01) |
主分类号 |
H01L27/10(2006.01) |
代理机构 |
隆天国际知识产权代理有限公司 |
代理人 |
高龙鑫;张龙哺 |
主权项 |
1.一种半导体存储器件,其特征在于,包括:半导体基板;在上述半导体基板上面形成的栅绝缘膜;在上述栅绝缘膜上面构图形成的栅电极;在上述栅电极的两侧上的上述半导体基板的表层上形成的源极/漏极扩散层;在上述栅电极的侧面上形成的一对侧壁膜,在上述源极/漏极扩散层中,源极扩散层与上述栅电极相匹配而形成,同时,漏极扩散层具有以比上述源极扩散层低的杂质浓度来与上述栅电极相匹配而形成的低浓度杂质区域、和以比上述低浓度杂质区域高的杂质浓度来与上述侧壁膜相匹配而形成的高浓度杂质区域。 |
地址 |
日本国神奈川县川崎市 |