发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明提供了一种半导体器件及其制造方法,抑制了由于MOSFET的阈值的分散而造成的DRAM的刷新故障。DRAM具有用于记录将被施加到单元晶体管的背栅的背偏置电势的设置值的第一单位和用于基于记录在第一单位中的背偏置电势的设置值产生背偏置电势并将所产生的背偏置电势提供到背栅的第二单位,其中,当与单元晶体管具有相同结构并且在同一过程中制造的MOSFET的阈值大于单元晶体管应当具有的目标值时,比针对目标值的背偏置电势更浅的值被记录在第二单位中。 |
申请公布号 |
CN101136243A |
申请公布日期 |
2008.03.05 |
申请号 |
CN200710103037.7 |
申请日期 |
2007.04.29 |
申请人 |
富士通株式会社 |
发明人 |
富田浩由 |
分类号 |
G11C11/406(2006.01);G11C11/4074(2006.01) |
主分类号 |
G11C11/406(2006.01) |
代理机构 |
北京东方亿思知识产权代理有限责任公司 |
代理人 |
赵淑萍 |
主权项 |
1.一种半导体器件,包括:存储器单元,该存储器单元包括开关和电容器,所述开关是MOS晶体管,并且其中所述MOS晶体管的第一源漏区被连接到所述电容器的一个电极;控制电路,用于通过将电荷存储在所述电容器中或释放被存储的电荷来记录一位存储器数据,并且通过读取所述电容器的电势来读取一位存储器数据;以及刷新电路,用于周期性地或基于接收到的命令将记录在所述存储器单元中的存储器数据重写到所述存储器单元,所述半导体器件还包括:用于记录背偏置电势的存储电路,其记录将被施加到所述MOS晶体管的背栅的背偏置电势的设置值;以及背栅电势产生电源,其基于记录在所述用于记录背偏置电势的存储电路中的背偏置电势的设置值产生背偏置电势,并且将所产生的背偏置电势提供到所述背栅,其中,当所述MOS晶体管的阈值大于被设置为所述MOS晶体管应当具有的阈值的目标值时,比针对所述目标值的所述背偏置电势的设置值更浅的背偏置电势的值被记录作为所述背偏置电势的设置值。 |
地址 |
日本神奈川县 |