发明名称 |
半导体元件及其制造方法 |
摘要 |
一种半导体元件的制造方法,是先提供一个基底,再于基底上形成多个IO元件与多个核心元件,其中IO元件包括IO PMOS和IO NMOS、核心元件包括核心PMOS和核心NMOS。然后,在基底上形成一层缓冲层,再移除IO PMOS表面以外的缓冲层,以降低IO PMOS的负偏压温度不稳定度。然后,于IO NMOS与核心NMOS上覆盖一层抗张接触窗蚀刻中止层,并于核心PMOS上覆盖一层抗压接触窗蚀刻中止层。 |
申请公布号 |
CN101136370A |
申请公布日期 |
2008.03.05 |
申请号 |
CN200610128008.1 |
申请日期 |
2006.08.31 |
申请人 |
联华电子股份有限公司 |
发明人 |
洪文瀚;黄正同;郑礼贤;李坤宪;丁世汎;郑子铭;梁佳文 |
分类号 |
H01L21/8238(2006.01);H01L27/092(2006.01) |
主分类号 |
H01L21/8238(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
陶凤波 |
主权项 |
1.一种半导体元件的制造方法,包括:提供基底;于该基底上形成多个IO元件与多个核心元件,其中该些IO元件包括多个IO PMOS和多个IO NMOS,且该些核心元件包括多个核心PMOS和多个核心NMOS;于该基底上形成缓冲层;移除该些IO PMOS表面以外的该缓冲层;于该些IO NMOS与该些核心NMOS上覆盖抗张接触窗蚀刻中止层;以及于该些核心PMOS上覆盖抗压接触窗蚀刻中止层。 |
地址 |
中国台湾新竹科学工业园区 |