| 发明名称 | 半导体装置 | ||
| 摘要 | 提供一种通过在抑制半导体存储元件的特性的元件间偏差的同时，完成大的阈值电压偏移、长的保持时间，可以实现低电压驱动化和大容量化(微细化)的半导体装置。该半导体装置具备包含以下部分的半导体存储元件：形成在半导体衬底上的沟道区域；形成在沟道区域表面上的隧道绝缘膜；形成在隧道绝缘膜表面上的电荷蓄积绝缘膜；形成在电荷蓄积绝缘膜表面上的控制绝缘膜；形成在控制绝缘膜表面上的控制电极；形成在沟道区域的两侧上的源区以及漏区。而后，与该半导体存储元件的沟道区域(105)的沟道长度垂直的剖面的宽度W以及高度H分别大于0nm并小于等于10nm。 | ||
| 申请公布号 | CN101136439A | 申请公布日期 | 2008.03.05 |
| 申请号 | CN200710148333.9 | 申请日期 | 2007.08.31 |
| 申请人 | 株式会社东芝 | 发明人 | 斋藤真澄;内田建 |
| 分类号 | H01L29/792(2006.01);H01L27/12(2006.01) | 主分类号 | H01L29/792(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
| 主权项 | 1.一种半导体装置，包括半导体存储元件，所述半导体存储元件具备：形成在半导体衬底上的沟道区域；形成在上述沟道区域表面上的隧道绝缘膜；形成在上述隧道绝缘膜表面上的电荷蓄积绝缘膜；形成在上述电荷蓄积绝缘膜表面上的控制绝缘膜；形成在上述控制绝缘膜表面上的控制电极；形成在上述沟道区域的两侧的源区以及漏区，所述半导体装置的特征在于：上述沟道区域的与沟道长度方向垂直的剖面的宽度以及高度分别小于等于10nm。 | ||
| 地址 | 日本东京都 | ||