发明名称 |
非易失性半导体存储装置及其制造方法 |
摘要 |
能够实现微细化·大容量化,同时还能够得到对短沟道效应有很强抵抗力的存储器。具有:形成在半导体衬底上的第1绝缘膜;夹着上述第1绝缘膜地形成在上述半导体衬底上的半导体层;将多个具有形成在上述半导体层上的栅绝缘膜、形成在上述栅绝缘膜上的浮栅、形成在上述浮栅上的第2绝缘膜、形成在上述第2绝缘膜上的控制栅的存储单元晶体管串联而构成的NAND列;形成在上述NAND列一端的具有杂质扩散层的源极区域;以及形成在上述NAND列另一端的具有金属电极的漏极区域。 |
申请公布号 |
CN101136414A |
申请公布日期 |
2008.03.05 |
申请号 |
CN200710148119.3 |
申请日期 |
2007.08.28 |
申请人 |
株式会社东芝 |
发明人 |
木下敦宽;渡边浩志;荒井史隆 |
分类号 |
H01L27/12(2006.01);H01L21/84(2006.01) |
主分类号 |
H01L27/12(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王以平 |
主权项 |
1.一种非易失性半导体存储装置,其特征在于,具有:形成在半导体衬底上的第1绝缘膜;夹着上述第1绝缘膜地形成在上述半导体衬底上的半导体层;将多个具有形成在上述半导体层上的栅绝缘膜、形成在上述栅绝缘膜上的浮栅、形成在上述浮栅上的第2绝缘膜、形成在上述第2绝缘膜上的控制栅的存储单元晶体管串联而构成的NAND列;形成在上述NAND列一端的具有杂质扩散层的源极区域;以及形成在上述NAND列另一端的具有金属电极的漏极区域。 |
地址 |
日本东京都 |