| 发明名称 | 半导体存储器件 | ||
| 摘要 | 一种半导体存储器件，包括：连接到数据输入/输出端DQ的FIFO块；并行输入和输出经由数据输入/输出端DQ连续地输入和输出的n位数据的时分传输电路；在该时分传输电路和FIFO块之间执行数据传输的数据总线RWBS；以及设置突发长度的模式寄存器。当对该模式寄存器可设置的最小突发长度是m(＜n)时，该时分传输电路使用数据总线，与突发长度无关地以m位为单位执行数据传输。由此，可以在不执行突发突变的条件下，将突发长度设置得小于预取数目。 | ||
| 申请公布号 | CN101136245A | 申请公布日期 | 2008.03.05 |
| 申请号 | CN200710148161.5 | 申请日期 | 2007.08.28 |
| 申请人 | 尔必达存储器株式会社 | 发明人 | 藤泽宏树 |
| 分类号 | G11C11/4063(2006.01);G11C11/4076(2006.01) | 主分类号 | G11C11/4063(2006.01) |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 谷惠敏;钟强 |
| 主权项 | 1.一种半导体存储器件，包括：数据输入/输出端；FIFO块，用于突发输出来自数据输入/输出端的一组n位数据；传输电路，经由数据总线并行传输该组n位数据到所述FIFO块；以及模式寄存器，用于设置突发长度，其中所述传输电路与突发长度无关地以m(＜n)位为单位使用数据总线执行所述数据传输操作，其中，m是对模式寄存器可设置的最小突发长度。 | ||
| 地址 | 日本东京 | ||