发明名称 |
使用多头解码器的多个级对密集型存储器阵列进行分层解码的设备和方法 |
摘要 |
一种包括耦合到存储器单元的第一类型和第二类型阵列线的存储器阵列包含第一分层解码器电路,所述第一分层解码器电路用于解码地址信息和选择一个或一个以上所述第一类型阵列线。所述第一分层解码器电路包含至少两个分层级的多头解码器电路。所述第一分层解码器电路可包含:第一级解码器电路,其用于解码多个地址信号输入和产生多个第一级经解码的输出;多个第二级多头解码器电路,每一相应的第二级多头解码器电路耦合到相应的第一级经解码的输出,每一第二级多头解码器电路用于提供相应的多个第二级经解码的输出;和多个第三级多头解码器电路,每一相应的第三级多头解码器电路耦合到相应的第二级经解码的输出,每一第三级多头解码器电路用于提供耦合到所述存储器阵列的相应多个第三级经解码的输出。 |
申请公布号 |
CN101138047A |
申请公布日期 |
2008.03.05 |
申请号 |
CN200580045171.5 |
申请日期 |
2005.12.16 |
申请人 |
桑迪士克3D公司 |
发明人 |
卢卡·G·法索利;肯尼斯·K·苏 |
分类号 |
G11C5/06(2006.01) |
主分类号 |
G11C5/06(2006.01) |
代理机构 |
北京律盟知识产权代理有限责任公司 |
代理人 |
刘国伟 |
主权项 |
1.一种集成电路,其包括:存储器阵列,其包括耦合到存储器单元的第一类型和第二类型阵列线;第一分层解码器电路,其用于解码地址信息和选择一个或一个以上所述第一类型阵列线,所述第一分层解码器电路包括至少两个分层级的多头解码器电路。 |
地址 |
美国加利福尼亚州 |