| 主权项 |
1.一种用于资料处理的电脑系统,其包含有: 一主机记忆体; 一外部滙流排,其系耦接到该主机记忆体;与 一处理器,其系耦接到该外部滙流排,该处理器具 有: 一第一中央处理单元(CPU); 一内部滙流排,其系耦接到该中央处理单元;与 一直接记忆体存取(DMA)控制器,其系耦接到该内部 滙流排,用以直接从该主机记忆体取回资料到该第 一中央处理单元内。 2.如申请专利范围第1项的电脑系统,其中该内部滙 流排系为一分离位址资料滙流排。 3.如申请专利范围第1项的电脑系统,其中该第一中 央处理单元包括有一快取记忆体,其中从该主机记 忆体所取回的资料系被储存在该快取记忆体中。 4.如申请专利范围第3项的电脑系统,其中该处理器 进一步包含有耦接到该内部滙流排和该外部滙流 排的一滙流排介面。 5.如申请专利范围第4项的电脑系统,其中该处理器 进一步包含有耦接到该内部滙流排的一第二中央 处理单元。 6.如申请专利范围第5项的电脑系统,其中该处理器 进一步包含有一记忆体控制器。 7.如申请专利范围第6项的电脑系统,其进一步包含 有耦接到该处理器的一本地记忆体。 8.一种用于资料处理的方法,其包含有下列步骤: 一直接记忆体存取(DMA)控制器发出一写入命令,以 经由一分离位址资料滙流排将资料写至一中央处 理单元(CPU); 自一外部记忆体装置取回该资料;以及 经由该分离位址资料滙流排直接地将该资料写入 该中央处理单元内的一快取记忆体。 9.如申请专利范围第8项的方法,其进一步包含有该 DMA控制器一发出该写入命令即产生一序列ID。 10.如申请专利范围第9项的方法,其进一步包含有 下列步骤: 该中央处理单元接受该写入命令;与 储存该序列ID。 11.如申请专利范围第10项的方法,其进一步包含有 该DMA控制器产生一或更多个具有该序列ID的读取 命令。 12.如申请专利范围第11项的方法,其进一步包含有 下列步骤: 一介面单元接收该读取命令;以及 经由一外部滙流排产生一命令以自该外部记忆体 取回该资料。 13.如申请专利范围第12项的方法,其进一步包含有 下列步骤: 该介面单元在该分离位址滙流排上传送该所取回 的资料;以及 该处理器自该分离位址滙流排撷取该资料。 14.一种用于资料处理的输入/输出(I/O)处理器,其包 含有: 一第一中央处理单元(CPU),其具有一第一快取记忆 体; 一分离位址资料滙流排,其系耦接到该中央处理单 元;与 一直接记忆体存取(DMA)控制器,其系耦接到该分离 位址资料滙流排,以直接地自一主机记忆体取回资 料到该第一快取记忆体内。 15.如申请专利范围第14项的输入/输出处理器,其中 该第一中央处理单元包括有耦接到一外部滙流排 以自该主机记忆体取回该资料的一介面。 16.如申请专利范围第15项的输入/输出处理器,其中 该处理器进一步包含具有一第二快取记忆体之一 第二中央处理单元。 17.如申请专利范围第16项的输入/输出处理器,其中 该处理器进一步包含有一记忆体控制器。 图式简单说明: 第1图系为一电脑系统的具体例之方块图; 第2图例示说明一输入/输出处理器的具体例;且 第3图系为例示说明一使用一DMA引擎来将资料拉进 一处理器快取记忆体之具体例的流程图。 |
