| 主权项 |
1.一种半导体装置之制造方法,其特征为具备: 对以切割线所分隔之半导体基板的一部分,从该背 面选择性的进行蚀刻,而形成开口部之制程; 形成从上述开口部内往上述半导体基板的背面上 延伸之被图案化层之制程; 将沿着上述开口部的底部的上述切割线之预定区 域而开口之第1光阻层,形成于上述被图案化层上 之制程; 以上述第1光阻层为遮罩,对上述被图案化层的一 部分选择性的进行蚀刻而加以去除之制程; 在去除上述第1光阻层之后,将对应预定图案之第2 光阻层,形成为与沿着上述开口部的底部的上述切 割线之上述预定区域重叠,而形成于上述被图案化 层上之制程;及 以上述第2光阻层为遮罩,对上述被图案化层的一 部分选择性的进行蚀刻而加以去除之制程。 2.如申请专利范围第1项之半导体装置之制造方法, 其中,上述第1光阻层为正型光阻层,上述第2光阻层 为负型光阻层。 3.一种半导体装置之制造方法,其特征为具备: 对以切割线所分隔之半导体基板的一部分,从该背 面选择性的进行蚀刻,而形成开口部之制程; 形成从上述开口部内往上述半导体基板的背面上 延伸之被图案化层之制程; 将对应预定图案之第1光阻层,形成于上述被图案 化层上之制程; 以上述第1光阻层为遮罩,对上述被图案化层的一 部分选择性的进行蚀刻而加以去除之制程; 在去除上述第1光阻层之后,将沿着上述开口部的 底部的上述切割线之预定区域而开口之第2光阻层 ,形成于包含上述被图案化层之半导体基板的背面 上之制程;及 以上述第2光阻层为遮罩,对上述被图案化层的一 部分选择性的进行蚀刻而加以去除之制程。 4.如申请专利范围第3项之半导体装置之制造方法, 其中,上述第1光阻层为负型光阻层,上述第2光阻层 为正型光阻层。 5.一种半导体装置之制造方法,其特征为具备: 在以切割线所分隔,且隔着第1绝缘膜而沿着该切 割线形成有垫电极之半导体基板的表面上,隔着树 脂层而形成支撑体之制程; 将上述半导体基板的一部分,从该背面选择性的进 行蚀刻,而形成沿着上述切割线的一部分或全体所 开口之开口部之制程; 在包含上述开口部内之上述半导体基板的背面上, 形成第2绝缘膜之制程; 对上述开口部的底部之上述第1及第2绝缘膜的一 部分,选择性的进行蚀刻而加以去除,并暴露出上 述垫电极的一部分之制程; 将电性连接于上述垫电极,且从上述开口部内往上 述半导体基板的背面上延伸之配线层加以形成之 制程; 将沿着上述开口部的底部的上述切割线之预定区 域而开口之第1光阻层,形成于上述配线层上之制 程; 以上述第1光阻层为遮罩,对上述配线层的一部分 选择性的进行蚀刻而加以去除之制程; 在去除上述第1光阻层之后,将对应预定图案之第2 光阻层,形成为与沿着上述开口部的底部的上述切 割线之上述预定区域重叠,而形成于上述配线层上 之制程;及 以上述第2光阻层为遮罩,对上述配线层的一部分 选择性的进行蚀刻而加以去除之制程。 6.如申请专利范围第5项之半导体装置之制造方法, 其中,上述第1光阻层为正型光阻层,上述第2光阻层 为负型光阻层。 7.如申请专利范围第5项或第6项之半导体装置之制 造方法,其中,系具备:在包含上述配线层上之半导 体基板的背面上,形成暴露出该配线层的一部分之 保护层之制程;及在上述配线层的一部分上形成导 电端子之制程。 8.如申请专利范围第5项及第6项及第7项中之任一 项之半导体装置之制造方法,其中,系具备,以沿着 上述切割线之切割,将上述半导体基板分割为复数 个半导体晶片之制程。 9.一种半导体装置之制造方法,其特征为具备: 在以切割线所分隔,且隔着第1绝缘膜而沿着该切 割线形成有垫电极之半导体基板的表面,隔着树脂 层而形成支撑体之制程; 将上述半导体基板的一部分,从该背面选择性的进 行蚀刻,而形成沿着上述切割线的一部分或全体所 开口之开口部之制程; 在包含上述开口部内之上述半导体基板的背面上, 形成第2绝缘膜之制程; 对上述开口部的底部之上述第1及第2绝缘膜的一 部分,选择性的进行蚀刻而加以去除,并暴露出上 述垫电极的一部分之制程; 将电性连接于上述垫电极,且从上述开口部内往上 述半导体基板的背面上延伸之配线层加以形成之 制程; 将对应预定图案之第1光阻层,形成于上述配线层 上之制程; 以上述第1光阻层为遮罩,对上述配线层的一部分 选择性的进行蚀刻而加以去除之制程; 在去除上述第1光阻层之后,将沿着上述开口部的 底部的上述切割线之预定区域而开口之第2光阻层 ,形成于上述第2绝缘膜及上述配线层上之制程;及 以上述第2光阻层为遮罩,对上述配线层的一部分 选择性的进行蚀刻而加以去除之制程。 10.如申请专利范围第9项之半导体装置之制造方法 ,其中,上述第1光阻层为负型光阻层,上述第2光阻 层为正型光阻层。 11.如申请专利范围第9项或第10项之半导体装置之 制造方法,其中,系具备: 在包含上述配线层上之半导体基板的背面上,形成 暴露出该配线层的一部分之保护层之制程;及 在上述配线层的一部分上形成导电端子之制程。 12.如申请专利范围第9项及第10项及第11项中之任 一项之半导体装置之制造方法,其中,系具备,藉由 沿着上述切割线之切割,将上述半导体基板分割为 复数个半导体晶片之制程。 图式简单说明: 第1图系显示本发明的第1实施型态之半导体装置 之制造方法的立体图。 第2图系显示本发明的第1实施型态之半导体装置 之制造方法的立体图。 第3图系显示本发明的第1实施型态之半导体装置 之制造方法的俯视图。 第4图系显示本发明的第1实施型态之半导体装置 之制造方法的俯视图。 第5图系显示本发明的第1实施型态之半导体装置 之制造方法的立体图。 第6图系显示本发明的第1实施型态之半导体装置 之制造方法的立体图。 第7图系显示本发明的第1实施型态之半导体装置 之制造方法的立体图。 第8图系显示本发明的第1实施型态之半导体装置 之制造方法的立体图。 第9图系显示本发明的第1实施型态之半导体装置 之制造方法的立体图。 第10图系显示本发明的第1实施型态之半导体装置 之制造方法的立体图。 第11图系显示本发明的第1实施型态之半导体装置 之制造方法的立体图。 第12图系显示本发明的第1实施型态之半导体装置 之制造方法的立体图。 第13图系显示本发明的第1实施型态之半导体装置 之制造方法的剖面图。 第14图系显示本发明的第1实施型态之半导体装置 之制造方法的剖面图。 第15图系显示本发明的第2实施型态之半导体装置 之制造方法的立体图。 第16图系显示本发明的第2实施型态之半导体装置 之制造方法的立体图。 第17图系显示本发明的第2实施型态之半导体装置 之制造方法的立体图。 第18图系显示本发明的第2实施型态之半导体装置 之制造方法的立体图。 第19图系显示习知之半导体装置之制造方法的剖 面图。 第20图系显示习知之半导体装置之制造方法的剖 面图。 第21图系显示习知之半导体装置之制造方法的剖 面图。 |
