| 主权项 |
1.一种配置网路媒介连接之装置,包括: 一跨接式媒介相关介面,包括一第一输入端组,一 第二输入端组,以及一输出对,其中,该第一输入端 组包括一第一输入对以及一第一致能对,该第二输 入端组包括一第二输入对以及一第二致能对,且该 输出对选择性地输出一资料,而该输出对所输出之 该资料系对应由该第一或第二输入对所接收之复 数资料信号; 一侦测电路,用以侦测该资料,并根据所侦测之该 资料来输出一选择信号;以及 一选择电路,用以接收该资料信号,并提供该资料 信号至该第一或第二输入对,且根据该选择信号来 选择该第一或第二致能对。 2.如申请专利范围第1项所述之配置网路媒介连接 之装置,更包括一第一电流源与一第二电流源,分 别耦接该输出对。 3.如申请专利范围第2项所述之配置网路媒介连接 之装置,更包括: 一第一NMOS电晶体,具有耦接该第一电流源之复数 端之一第一汲极与一第一源极,以及一第一闸极; 以及 一第二NMOS电晶体,具有耦接该第二电流源之复数 端之一第二汲极与一第二源极,以及一第二闸极。 4.如申请专利范围第3项所述之配置网路媒介连接 之装置,其中,该跨接式媒介相关介面更包括一共 通模式回授电路,耦接于该输出对之间,以产生该 资料之一直流位准。 5.如申请专利范围第4项所述之配置网路媒介连接 之装置,其中,该共通模式回授电路更包括两电阻 器,具有相同之电阻値,且串接于该输出对之间。 6.如申请专利范围第5项所述之配置网路媒介连接 之装置,其中,该共通模式回授电路更包括: 一第三电流源; 一第一PMOS电晶体,包括耦接一参考电压之一第三 闸极,耦接该第三电流源之一第三源极,以及一第 三汲极; 一第三NMOS电晶体,具有耦接该第三汲极之一第四 闸极,耦接该第三汲极之一第四汲极,以及耦接一 接地之一第四源极; 一第二PMOS电晶体,具有耦接该等电阻器之连接点 之一第五闸极,耦接该第三电流源之一第五源极, 以及一第五汲极;以及 一第四NMOS电晶体,包括耦接该第五汲极之一第六 闸极,耦接该第五汲极之一第六汲极,以及耦接该 接地之一第六源极。 7.如申请专利范围第6项所述之配置网路媒介连接 之装置,其中,该共通模式回授电路更包括: 一第五NMOS电晶体,具有耦接该第三汲极之一第七 汲极,以及耦接该第四汲极之一第七源极;以及 一第五NMOS电晶体,具有耦接该第五汲极之一第八 汲极,以及耦接该第六汲极之一第八源极。 8.如申请专利范围第7项所述之配置网路媒介连接 之装置,其中,该第五及第六NMOS电晶体增进了第三 及第四NMOS电晶体之输出阻抗。 9.如申请专利范围第6项所述之配置网路媒介连接 之装置,其中,该第三及第五汲极分别耦接该第一 及第二闸极。 10.如申请专利范围第6项所述之配置网路媒介连接 之装置,其中,该跨接式媒介相关介面更包括: 一对第一输入开关,分别耦接该第一输入对,且共 同耦接一电压源; 一对第一致能开关,分别耦接对应之该第一致能对 ,该第一输入开关,以及该输出对之间; 一对第二输入开关,分别耦接该第二输入对,且共 同耦接该电压源;以及 一对第二致能开关,分别耦接对应之该第二致能对 ,该第二输入开关,以及该输出对之间。 11.如申请专利范围第10项所述之配置网路媒介连 接之装置,其中,该第一输入开关,该第二输入开关, 该第一致能开关,以及该第二致能开关为NMOS电晶 体。 12.如申请专利范围第1项所述之配置网路媒介连接 之装置,其中,该跨接式媒介相关介面更包括: 一第一滤波电路,耦接该第一输入对之间;以及 一第二滤波电路,耦接该第二输入对之间。 13.如申请专利范围第1项所述之配置网路媒介连接 之装置,其中,该侦测电路侦测该资料是否对应一 预设格式。 14.如申请专利范围第4项所述之配置网路媒介连接 之装置,其中,该直流位准为该参考电压。 15.一种配置网路媒介连接之装置,具有一第一输入 端组,一第二输入端组,以及一输出对,其中,该第一 输入端组包括一第一输入对以及一第一致能对,该 第二输入端组包括一第二输入对以及一第二致能 对,且该输出对选择性地输出一资料,所输出之该 资料系对应由该第一或第二输入对所接收之复数 资料信号,该装置包括: 一对第一输入开关,分别耦接该第一输入对与一电 压源; 一对第一致能开关,分别耦接对应之该第一致能对 ,该第一输入开关,以及该输出对之间; 一对第二输入开关,分别耦接该第二输入对与该电 压源; 一对第二致能开关,分别耦接对应之该第二致能对 ,该第二输入开关,以及该输出对之间;以及 一共通模式回授电路,耦接于该输出对之间,以产 生该资料之一直流位准。 16.如申请专利范围第15项所述之配置网路媒介连 接之装置,更包括一第一电流源与一第二电流源, 分别耦接该输出对。 17.如申请专利范围第15项所述之配置网路媒介连 接之装置,更包括: 一第一NMOS电晶体,具有耦接该第一电流源之复数 端之一第一汲极与一第一源极,以及一第一闸极; 以及 一第二NMOS电晶体,具有耦接该第二电流源之复数 端之一第二汲极与一第二源极,以及一第二闸极。 18.如申请专利范围第15项所述之配置网路媒介连 接之装置,其中,该共通模式回授电路包括: 两电阻器,具有相同之电阻値,且串接于该输出对 之间; 一第三电流源; 一第一PMOS电晶体,包括耦接一参考电压之一第三 闸极,耦接该第三电流源之一第三源极,以及一第 三汲极; 一第三NMOS电晶体,具有耦接该第三汲极之一第四 闸极,耦接该第三汲极之一第四汲极,以及耦接一 接地之一第四源极; 一第二PMOS电晶体,具有耦接该等电阻器之连接点 之一第五闸极,耦接该第三电流源之一第五源极, 以及一第五汲极;以及 一第四NMOS电晶体,包括耦接该第五汲极之一第六 闸极,耦接该第五汲极之一第六汲极,以及耦接该 接地之一第六源极。 19.如申请专利范围第15项所述之配置网路媒介连 接之装置,其中,该第三及第五汲极分别耦接该第 一及第二闸极。 20.如申请专利范围第15项所述之配置网路媒介连 接之装置,更包括: 一第一滤波电路,耦接该第一输入对之间;以及 一第二滤波电路,耦接该第二输入对之间。 图式简单说明: 第1图表示根据本发明实施例之配置网路媒介连接 之装置示意图。 第2A及2B图分别说明输入信号S1及S2之波形。 第3图表示根据本发明实施例,每秒10M位元之MDIC 20 电路图。 第4图表示根据本发明实施例,每秒100M位元之MDIC 30 电路图。 第5图表示根据本发明实施例之CMFB 39电路图。 |
