| 主权项 |
1.一种用以追踪记忆体存取之记忆页管理装置,用 以追踪一具有N个记忆页之记忆体单元之存取历史 资料,包括: 一管理装置用以管理该N个记忆页,更进一步包括: 一页暂存电路用以储存K个储存单元,其中每一该 储存单元存放着对应N个记忆页其中之一页的位址 资料;以及 一利用率暂存电路,耦接至该页暂存电路,用以监 视该些储存单元之使用情形; 其中该些页暂存器之储存单元的数目K少于系统记 忆页之数目N。 2.如申请专利范围第1项所述之用以追踪记忆体存 取之记忆页管理装置,其中该管理装置更进一步包 括一比对电路,耦接至该页暂存电路,用以接受一 存取位址,并根据该存取位址与该页暂存电路之资 料之比对结果,输出一命中信号(hit signal),当该存 取位址命中(hit)该页暂存电路中储存之该些记忆 页之位址资料之一时,该命中信号为被作用( activated)。 3.如申请专利范围第2项所述之用以追踪记忆体存 取之记忆页管理装置,其中该管理装置更包括一确 认电路(validity-checking unit),耦接至该页暂存电路, 用以判断该些储存单元之储存资料是否有效。 4.一种用以追踪记忆体存取之记忆页管理系统,用 以追踪一记忆体单元之存取历史资料,包括: 一记忆体,该记忆体具有N个记忆页; 一用以管理该N个记忆页之管理装置,该管理装置 具有 一包含K个储存单元之页暂存电路以及,其中每一 该储存单元存放一个记忆页之位址资料; 一利用率暂存电路,该利用率暂存电路耦接至该页 暂存电路,用以掌控该些储存单元之使用情形; 其中页暂存器之储存单元的数目K少于系统记忆页 之数目N。 5.如申请专利范围第4项所述之用以追踪记忆体存 取之记忆页管理系统,其中该管理装置更包括: 一比对电路,耦接至该页暂存电路,用以接受一存 取位址,并根据该存取位址与该页暂存电路之资料 之比对结果,输出一命中信号(hit signal),当该存取 位址命中(hit)该页暂存电路中储存之该些记忆页 之位址资料之一时,该命中信号为被作用(activated) 。 6.如申请专利范围第5项所述之用以追踪记忆体存 取之记忆页管理系统,其中该管理装置更包括包括 一确认电路(validity-checking unit),耦接至该页暂存电 路,用以判断该些储存单元之储存资料是否有效。 7.一种用以追踪一具有N个记忆页的记忆体存取之 记忆页管理装置,该记忆页管理装置包括: 一用以管理该N个记忆页之管理装置,该管理装置 具有 一包含K个储存单元之页暂存电路,其中每一该储 存单元存放一个记忆页之位址资料; 其中页暂存器之储存单元的数目K少于系统记忆页 之数目N。 8.如申请专利范围第7项所述之用以追踪一具有N个 记忆页的记忆体存取之记忆页管理装置,其中该管 理装置更包括: 一比对电路,耦接至该页暂存电路,用以接受一存 取位址,并根据该存取位址与该页暂存电路之资料 之比对结果,输出一命中信号(hit signal),当该存取 位址命中(hit)该页暂存电路中储存之该些记忆页 之位址资料之一时,该命中信号为被作用(activated) 。 9.如申请专利范围第8项所述之用以追踪一具有N个 记忆页的记忆体存取之记忆页管理装置,其中该管 理装置更包括一确认电路(validity-checking unit),耦接 至该页暂存电路,用以判断该些储存单元之储存资 料是否有效。 10.一种用以追踪记忆体存取之记忆页管理方法,用 以追踪一具有N个记忆页之记忆体单元之存取历史 资料,包括下列步骤: (1)提供一页暂存器(page regiater),该记忆页具有K个 储存单元,用以储存复数个记忆页之位址资料,并 提供一记忆体,该记忆体具有N个记忆页,其中该页 暂存器之储存单元数目K少于系统记忆页之数目N; (2)接受一存取位址; 将该存取位址与该些储存单元之位址资料比对; 当该存取位址命中该些储存单元之一之位址资料 时,送出一命中信号; 当该存取位址未命中该些储存单元之一之位址资 料时,由该些储存单元找出一最久未使用之储存单 元,将该存取位址存入该最久未使用之储存单元; 以及 (3)当该存取位址未命中该些储存单元之一之位址 资料且该最久未使明之储存单元已储存有效之位 址资料时,在将该存取位址存入该最久未使用之储 存单元之前,根据该最久未使用之储存单元原先储 存之位址资料产生一复原位址信号,用以复原对应 之一记忆页之状态。 图式简单说明: 第1图是本发明之用以追踪记忆体存取之记忆页管 理装置之方块图。 第2图是本发明之记忆页管理装置中使用之资料储 存表之示意图。 第3图是本发明之记忆页管理装置之比对电路之较 详细之方块图。 第4图是本发明之记忆页管理装置之页暂存电路之 较详细之方块图。 第5A图是本发明之记忆页管理装置之利用率暂存 电路之较详细之电路图。 第5B图是本发明之记忆页管理装置之确认电路之 较详细之电路图。 第6图是本发明之记忆页管理装置之运作流程图。 第7A图至第7G图是本发明之记忆页管理装置之资料 表之运作过程之示意图。 第8A图至第8D图及第9A图至第9B图是本发明之记忆 页管理装置于不同运作情形下之时序图。 |
