| 主权项 |
1.一种用来将N-位元第一字元之位元组形成一连串 N-位元第二字元的交错装置,该交错装置包括: 一第一记忆体,用来储存复数个位元组; 一第二记忆体,用来储存复数个位元组;以及 一控制电路,耦接该第一记忆体与该第二记忆体, 用来将每个第一字元的位元组写入该第一记忆体 或该第二记忆体其中之一,用来在该第一记忆体和 该第二记忆体之间转移位元,用来从该第二记忆体 或该第一记忆体中读取出位元并且从中形成每个 第二字元,其中该每个第二字元包括该第一字元位 元组的至少一位元。 2.如申请专利范围第1项所述之交错装置,其中该第 二记忆体是快取记忆体,该第一记忆体是主记忆体 。 3.如申请专利范围第2项所述之交错装置,其中该快 取记忆体和该控制电路是实作在单一积体电路(IC) 上,且该主记忆体是在IC外部。 4.如申请专利范围第1项所述之交错装置,其中每当 该控制电路读取或是写入该第一记忆体时,该控制 电路操作在丛读取或是丛写入模式;每当该控制电 路读取或是写入该第二记忆体时,该控制电路各别 读取或是写入该第二记忆体的每个独立位址。 5.如申请专利范围第1项所述之交错装置,其中该控 制电路依据位元组在第一字元的顺序对该第一记 忆体进行定址以将每个第一字元的位元组写入至 该第一记忆体;其中该控制电路从该第一记忆体读 取出位元组并将其写入该第二记忆体;以及该控制 电路从该第二记忆体中读取出的位元组形成每个 第二字元。 6.如申请专利范围第1项所述之交错装置,其中该控 制电路将每个第一字元的位元组写入至该第二记 忆体,且该控制电路依据位元组在第二字元的顺序 对该第一记忆体进行定址从该第二记忆体中读取 出第一字元的位元组并将其写入该第一记忆体;且 该控制电路从该第二记忆体和该第一记忆体中读 取出的位元组以形成每个第二字元。 7.如申请专利范围第5项所述之交错装置,还包括: 一输入缓冲器,用来接收及储存形成每个第一字元 的位元组,其中该控制电路从该输入缓冲器读取形 成每个第一字元的位元组并将其写入该第一记忆 体,使其在该第一记忆体中被定址,其顺序是使位 元组出现在该第一字元,并且同时从该输入缓冲器 读取出形成第一字元的位元组并将其写入该第二 记忆体;以及 一输出缓冲器,其中该控制电路藉由从该第二记忆 体读取出位元组并将其写入该输出缓冲器来形成 该输出缓冲器中的第二字元。 8.如申请专利范围第6项所述之交错装置,还包括: 一输入缓冲器,用来接收及储存每个第一字元,其 中该控制电路从该输入缓冲器转移形成每个第一 字元的位元组至该第二记忆体;以及 一输出缓冲器,其中该控制电路藉由从该第一记忆 体和该第二记忆体中读取出位元组并将其写入该 输出缓冲器来形成该输出缓冲器中的第二字元。 9.如申请专利范围第7项所述之交错装置,其中该控 制电路将每个第一字元的每一位元组写入该第一 记忆体。 10.如申请专利范围第7项所述之交错装置,其中该 控制电路将部分但不是全部的每个第一字元之位 元组写入该第一记忆体。 11.如申请专利范围第8项所述之交错装置,其中该 控制电路将每个第一字元的每一位元组写入该第 一记忆体。 12.如申请专利范围第8项所述之交错装置,其中该 控制电路将部分但不是全部的每个第一字元之位 元组写入该第一记忆体。 13.如申请专利范围第1项所述之交错装置,其中该 控制电路根据第二记忆体的容量,来决定仅使用第 二记忆体或是共同使用第一记忆体与第二记忆体 来读取出位元以形成该第二字元。 14.一种用以将N-位元第一字元以形成一连串N-位元 第二字元的方法,其中N是大于1的整数,该方法包括 : 将每个第一字元的位元写入一第一记忆体或一第 二记忆体; 在该第一记忆体和该第二记忆体之间转移位元;以 及 读取该第二记忆体或该第一记忆体的位元并从中 形成该第二字元,使得该第二字元包括有超过一个 的该第一字元的位元。 15.如申请专利范围第14项所述之方法,其中当该第 一记忆体被读取或是写入时,系以丛读取或是丛写 入模式从该第一记忆体中许多连续位址读取出或 是写入的;其中每当该第二记忆体被读取或写入时 ,系以该第二记忆体的单一位址是各别被读取或写 入的。 16.如申请专利范围第14项所述之方法,其中写入的 步骤包括依据位元组在第一字元的顺序对该第一 记忆体进行定址以将每个第一字元的位元组写入 至该第一记忆体;转移的步骤包括从该第一记忆体 中读取出位元组并将其写入该第二记忆体,且读取 的步骤包括从该第二记忆体中读取出的位元组形 成每个第二字元。 17.如申请专利范围第14项所述之方法,其中写入的 步骤包括将每个第一字元的位元组写入至该第二 记忆体,转移的步骤包括依据位元组在第二字元的 顺序对该第一记忆体进行定址从该第二记忆体读 取出位元组并将其写入该第一记忆体,且读取的步 骤包括从该第二记忆体和该第一记忆体中读取出 的位元组形成每个第二字元。 18.如申请专利范围第14项所述之方法,其中对每个 第一字元写入的步骤包括: 储存一输入缓冲器中形成每个第一字元的位元组; 读取储存在该输入缓冲器中每个第一字元的位元 组并将其写入该第一记忆体;以及 读取储存在该输入缓冲器中所选出的每个第一字 元的位元组并将其写入该第二记忆体中所选取的 位址; 其中转移的步骤包括从该第一记忆体中读取出位 元组并将其写入该第二记忆体,其中写入的步骤包 括从该第二记忆体中读取出形成第二字元的位元 组并将其写入一输出缓冲器。 19.如申请专利范围第14项所述之方法, 其中对每个第一字元写入的步骤包括子步骤: 储存一输入缓冲器中形成第一字元的位元组;以及 从该输入缓冲器中读取第一字元的位元组并将其 写入该第二记忆体; 其中转移的步骤包括从该第二记忆体中读取形成 第一字元的位元组并将其写入该第一记忆体, 其中对每个第二字元写入的步骤包括子步骤: 从该第一记忆体和该第二记忆体中读取出形成第 二字元的位元组;以及 将其写入一输出缓冲器以形成该输出缓冲器中的 第二字元。 20.如申请专利范围第18项所述之方法,其中写入步 骤中读取位元组的子步骤包括从该输入缓冲器中 读取第一字元的所有位元组并将其写入该第一记 忆体。 21.如申请专利范围第18项所述之方法,其中写入步 骤中读取位元组的子步骤包括从输入缓冲器中读 取第一字元的非全部位元组并将其写入第一记忆 体。 22.如申请专利范围第19项所述之方法,其中转移的 步骤包括从该第二记忆体中读取写回该第二记忆 体的第一字元位元组并将其写入该第一记忆体。 23.如申请专利范围第19项所述之方法,其中转移的 步骤包括从该第二记忆体中读取少于全部的写回 该第二记忆体的第一字元位元组并将其写入该输 出缓冲器。 24.如申请专利范围第14项所述之方法,其中形成该 第二字元的步骤更包括: 根据第二记忆体的容量,来决定仅使用第二记忆体 或是共同使用第一记忆体与第二记忆体来读取出 位元以形成该第二字元。 25.一种用来将N-位元第一字元之位元组形成一连 串N-位元第二字元的交错装置,该交错装置具有一 交错深度,该交错装置包括: 一第一记忆体,具有一第一记忆容量,该第一记忆 体用来储存复数个位元组; 一第二记忆体,具有一第二记忆容量,该第二记忆 体用来储存复数个位元组;以及 一控制电路,耦接该第一记忆体与该第二记忆体, 该控制电路依据该交错深度与N的数値来决定使用 第二记忆体来形成该第二字元或是共同使用第一 记忆体与第二记忆体来形成该第二字元; 其中,当该控制电路决定使用第二记忆体来形成该 第二字元时,该控制电路将每个第一字元的位元组 写入该第二记忆体中,以及从该第二记忆体中读取 出位元并且从中形成每个第二字元; 其中,当该控制电路决定共同使用第一记忆体与第 二记忆体来形成该第二字元时,该控制电路用来将 每个第一字元的位元组写入该第一记忆体或该第 二记忆体其中之一,用来在该第一记忆体和该第二 记忆体之间转移位元,用来从该第二记忆体或该第 一记忆体中读取出位元并且从中形成每个第二字 元; 其中该每个第二字元包括有超过一个该第一字元 的位元。 26.如申请专利范围第25项所述之交错装置,其中该 第二记忆体是快取记忆体,该第一记忆体是主记忆 体。 27.如申请专利范围第26项所述之交错装置,其中该 快取记忆体和该控制电路是实作在单一积体电路( IC)上,且该主记忆体是在IC外部。 28.如申请专利范围第25项所述之交错装置,其中每 当该控制电路读取或是写入该第一记忆体时,该控 制电路操作在丛读取或是丛写入模式;每当该控制 电路读取或是写入该第二记忆体时,该控制电路各 别读取或是写入该第二记忆体的每个独立位址。 29.如申请专利范围第25项所述之交错装置,其中该 控制电路依据位元组在第一字元的顺序对该第一 记忆体进行定址以将每个第一字元的位元组写入 至该第一记忆体;其中该控制电路从该第一记忆体 读取出位元组并将其写入该第二记忆体;以及该控 制电路从该第二记忆体中读取出的位元组形成每 个第二字元。 30.如申请专利范围第25项所述之交错装置,其中该 控制电路将每个第一字元的位元组写入至该第二 记忆体,且该控制电路依据位元组在第二字元的顺 序对该第一记忆体进行定址从该第二记忆体中读 取出第一字元的位元组并将其写入该第一记忆体; 且该控制电路从该第二记忆体和该第一记忆体中 读取出的位元组以形成每个第二字元。 31.如申请专利范围第29项所述之交错装置,还包括: 一输入缓冲器,用来接收及储存形成每个第一字元 的位元组,其中该控制电路从该输入缓冲器读取形 成每个第一字元的位元组并将其写入该第一记忆 体,使其在该第一记忆体中被定址,其顺序是使位 元组出现在该第一字元,并且同时从该输入缓冲器 读取出形成第一字元的位元组并将其写入该第二 记忆体,以及 一输出缓冲器,其中该控制电路藉由从该第二记忆 体读取出位元组并将其写入该输出缓冲器来形成 该输出缓冲器中的第二字元。 32.如申请专利范围第30项所述之交错装置,还包括: 一输入缓冲器,用来接收及储存每个第一字元,其 中该控制电路从该输入缓冲器转移形成每个第一 字元的位元组至该第二记忆体;以及 一输出缓冲器,其中该控制电路藉由从该第一记忆 体和该第二记忆体中读取出位元组并将其写入该 输出缓冲器来形成该输出缓冲器中的第二字元。 33.如申请专利范围第31项所述之交错装置,其中该 控制电路将每个第一字元的每一位元组写入该第 一记忆体。 34.如申请专利范围第31项所述之交错装置,其中该 控制电路将部分但不是全部的每个第一字元之位 元组写入该第一记忆体。 35.如申请专利范围第32项所述之交错装置,其中该 控制电路将每个第一字元的每一位元组写入该第 一记忆体。 36.如申请专利范围第32项所述之交错装置,其中该 控制电路将部分但不是全部的每个第一字元之位 元组写入该第一记忆体。 37.如申请专利范围第25项所述之交错装置,其中该 交错装置系为一交错器或是一解交错器。 38.一种用以将N-位元第一字元以形成一连串N-位元 第二字元的方法,该方法具有一交错深度,其中N是 大于1的整数,该方法包括: 依据该交错深度与N的数値来决定使用第二记忆体 来形成该第二字元或是共同使用第一记忆体与第 二记忆体来形成该第二字元; 当该控制电路决定使用第二记忆体来形成该第二 字元时,该方法还包括: 将每个第一字元的位元组写入该第二记忆体中;以 及 从该第二记忆体中读取出位元并且从中形成每个 第二字元; 以及 当该控制电路决定共同使用第一记忆体与第二记 忆体来形成该第二字元时,该方法还包括: 将每个第一字元的位元写入一第一记忆体或一第 二记忆体; 在该第一记忆体和该第二记忆体之间转移位元;以 及 读取该第二记忆体或该第一记忆体的位元并从中 形成该第二字元; 其中,该第二字元包括有超过一个该第一字元之位 元。 39.如申请专利范围第38项所述之方法,其中当该第 一记忆体被读取或是写入时,系以丛读取或是丛写 入模式从该第一记忆体中许多连续位址读取出或 是写入的;其中每当该第二记忆体被读取或写入时 ,系以该第二记忆体的单一位址各别被读取或被写 入的。 40.如申请专利范围第38项所述之方法,其中写入的 步骤包括依据位元组在第一字元的顺序对该第一 记忆体进行定址以将每个第一字元的位元组写入 至该第一记忆体;转移的步骤包括从该第一记忆体 中读取出位元组并将其写入该第二记忆体,且读取 的步骤包括从该第二记忆体中读取出的位元组形 成每个第二字元。 41.如申请专利范围第38项所述之方法,其中写入的 步骤包括将每个第一字元的位元组写入至该第二 记忆体,转移的步骤包括依据位元组在第二字元的 顺序对该第一记忆体进行定址从该第二记忆体读 取出位元组并将其写入该第一记忆体,且读取的步 骤包括从该第二记忆体和该第一记忆体中读取出 的位元组形成每个第二字元。 42.如申请专利范围第38项所述之方法,其中对每个 第一字元写入的步骤包括: 储存一输入缓冲器中形成每个第一字元的位元组; 读取储存在该输入缓冲器中每个第一字元的位元 组并将其写入该第一记忆体;以及 读取储存在该输入缓冲器中所选出的每个第一字 元的位元组并将其写入该第二记忆体中所选取的 位址; 其中转移的步骤包括从该第一记忆体中读取出位 元组并将其写入该第二记忆体,其中写入的步骤包 括从该第二记忆体中读取出形成第二字元的位元 组并将其写入一输出缓冲器。 43.如申请专利范围第38项所述之方法,其中对每个 第一字元写入的步骤包括子步骤: 储存一输入缓冲器中形成第一字元的位元组;以及 从该输入缓冲器中读取第一字元的位元组并将其 写入该第二记忆体; 其中转移的步骤包括从该第二记忆体中读取形成 第一字元的位元组并将其写入该第一记忆体, 其中对每个第二字元写入的步骤包括子步骤: 从该第一记忆体和该第二记忆体中读取出形成第 二字元的位元组;以及 将其写入一输出缓冲器以形成该输出缓冲器中的 第二字元。 44.如申请专利范围第42项所述之方法,其中写入步 骤中读取位元组的子步骤包括从该输入缓冲器中 读取第一字元的所有位元组并将其写入该第一记 忆体。 45.如申请专利范围第42项所述之方法,其中写入步 骤中读取位元组的子步骤包括从输入缓冲器中读 取第一字元的非全部位元组并将其写入第一记忆 体。 46.如申请专利范围第43项所述之方法,其中转移的 步骤包括从该第二记忆体中读取写回该第二记忆 体的第一字元位元组并将其写入该第一记忆体。 47.如申请专利范围第43项所述之方法,其中转移的 步骤包括从该第二记忆体中读取少于全部的写回 该第二记忆体的第一字元位元组并将其写入该输 出缓冲器。 48.如申请专利范围第38项所述之方法,其中决定使 用第二记忆体来形成该第二字元或是共同使用第 一记忆体与第二记忆体来形成该第二字元的步骤 更包括: 比较该第二记忆体的容量以及该交错深度与N的数 値的乘积,以产生一比较结果; 依据比较结果来决定使用第一记忆体或是共同使 用第一记忆体与第二记忆体来形成该第二字元。 图式简单说明: 第1图以方块示意图形式绘示一先前技术资料通讯 系统。 第2图绘示第1图的交错器如何回旋交错编码输入 数列的字元以产生输出数列的字元。 第3和第4图以方块示意图形式绘示先前技术回旋 交错器。 第5图以方块示意图形式绘示符合本发明的一回旋 交错器实例。 第6图是一流程图用来表示第5图的控制器所执行 的演算法。 第7图以方块示意图形式绘示符合本发明的一回旋 解交错器实例。 第8图是一流程图用来表示第7图的控制器所执行 的演算法。 |
