| 主权项 |
1.一种以单晶片辅助设计可分离调控上升时间(Tr) 和下降时间(Tf)之缓冲电路的装置,包括了: 一延时长短输入单元,可由按键输入欲控制之上升 时间差(Tr)或下降时间差(Tf)的大小,并经按键 编码器编码,将编码资料传给单晶片1单元埠2之脚 位P2.0~P2.3和单晶片2单元埠1之脚位P1.0~P1.3; 一输入单元,可输入信号传送给单晶片1单元埠1之 脚位P1.0和单晶片2单元埠1之脚位P1.7; 一调控模式选择多工器单元,可将选择之调控上升 时间(Tr)信号传送单晶片1单元埠1之脚位P1.1,可将 选择之调控下降时间(Tf)信号传送单晶片1单元埠1 之脚位P1.2; 一单晶片1单元,可接受由延时长短输入单元、输 入单元、调控模式选择多工器单元和调控时间单 位选择多工器(ms,us)的信号,并将输入资料配合单 晶片内部调控模式程式,在单晶片1单元埠2之脚位P 2.7产生延时启动同步结束的上升时间(Tr)调控信号 输出给输出单元,在单晶片1单元埠3之脚位P3.7产生 同步启动延时结束的下降时间(Tf)调控信号输出给 输出单元; 一输出单元,可将单晶片1单元埠2之脚位P2.7信号做 为调控上升时间(Tr)模式程式输出或单晶片1单元 埠3之脚位P3.7信号做为调控下降时间(Tf)模式程式 输出; 一调控时间单位选择多工器(ms,us),可将欲选择之 调控时间单位(ms)信号传送给单晶片1单元埠1之脚 位P1.3和单晶片2单元埠1之脚位P1.4,可将欲选择之 调控时间单位(us)信号传送给单晶片1单元埠1之脚 位P1.4和单晶片2单元埠1之脚位P1.5; 一单晶片2单元,可接受由延时长短输入单元、输 入单元、调控时间单位选择多工器单元的信号,并 将输入资料配合单晶片内部延时单位显示程式,以 单晶片2单元埠2之脚位P2.0~P2.7和单晶片2单元埠3之 脚位P3.0~P3.7把按键资料和延时时间单元资料传给 键入资料扫描显示器;以及 一键入资料扫描显示器,可接收由单晶片2单元埠2 之脚位P2.0~P2.7和单晶片2单元埠3之脚位P3.0~P3.7所 传送的资料,将按键资料和延时时间单元资料在键 入资料扫描显示器中显示出来。 2.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该延时长短输入单元包含了延时 长短输入按键可键入欲控制之上升时间差(Tr)或 下降时间差(Tf)大小値。 3.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该延时长短输入单元包含了按键 编码器,可将键入之资料编码并传给单晶片1单元 埠2之脚位P2.0~P2.3和单晶片2单元埠1之脚位P1.0~P1.3 。 4.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该调控模式选择多工器单元当单 晶片1单元埠1之脚位P1.1被选为高态〝H〞而单晶片 1单元埠1之脚位P1.2被选为低态〝L〞时,即启动调 控上升时间(Tr)程式。 5.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该调控模式选择多工器单元当单 晶片1单元埠1之脚位P1.1被选为低态〝L〞而单晶片 1单元埠1之脚位P1.2被选为高态〝H〞时,即启动调 控下降时间(Tf)程式。 6.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该输入单元当输入信号为高态信 号〝H〞时,将高态信号〝H〞传给单晶片1单元埠1 之脚位P1.0来启动调控模式程式和将输入信号传给 单晶片2单元埠1之脚位P1.7来启动延时单位显示程 式。 7.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该单晶片1单元其埠2之脚位P2.0~P2 .3连接按键编码器,并接受编码后之资料。 8.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该单晶片1单元之延时长短暂存 器1可将单晶片1单元埠2之脚位P2.0~P2.3的资料置放 于暂存器中。 9.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该单晶片1单元之调控模式程式 当单晶片1单元埠1之脚位P1.0侦测到输入信号的正 脉缘时,且单晶片1单元埠1之脚位P1.1被选为高态〝 H〞且P1.2被选为低态〝L〞时,即启动调控上升时间 (Tr)程式,当单晶片1单元埠1之脚位P1.0侦测到输入 信号的正脉缘时,且单晶片1单元埠1之脚位P1.1被选 为低态〝L〞而单晶片1单元埠1之脚位P1.2被选为高 态〝H〞时,即启动调控下降时间(Tf)程式。 10.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该调控时间单位选择多工器(ms,us )若是选择ms为单位则将高态〝H〞传给单晶片1单 元埠1之脚位P1.3;且将低态〝L〞传给单晶片1单元 埠1之脚位P1.4,同时将高态〝H〞传给单晶片2单元 埠1之脚位P1.4;且将低态〝L〞传给单晶片2单元埠1 之脚位P1.5。 11.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该调控时间单位选择多工器(ms,us )若是选择us为单位则将低态〝L〞传给单晶片1单 元埠1之脚位P1.3,且将高态〝H〞传给单晶片1单元 埠1之脚位P1.4;同时将低态〝L〞传给单晶片2单元 埠1之脚位P1.4;且将高态〝H〞传给单晶片2单元埠1 之脚位P1.5。 12.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该单晶片2单元其埠1之脚位P1.0~P1 .3连接按键编码器,并接受编码后之资料。 13.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该单晶片2单元其埠1之脚位P1.7和 输入单元相接,当侦测到正脉缘时即启动延时单位 显示程式。 14.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该单晶片2单元的延时长短暂存 器2可将单晶片2单元埠1之脚位P1.0~P1.3的资料置放 于暂存器中。 15.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该单晶片2单元包括了延时单位 显示程式当单晶片2单元埠1之脚位P1.7侦测到输入 信号的正脉缘,且单晶片2单元埠1之脚位P1.4为高态 〝H〞且P1.5为低态〝L〞时,即启动选择ms延时程式 。 16.如申请专利范围第1项所记载之以单晶片辅助设 计可分离调控上升时间(Tr)和下降时间(Tf)之缓冲 电路的装置,其中该单晶片2单元包括了延时单位 显示程式当单晶片2单元埠1之脚位P1.7侦测到输入 信号的正脉缘,且单晶片1单元埠1之脚位P1.4为低态 〝L〞且P1.5为高态〝H〞时,即启动选择us延时程式 。 图式简单说明: 图1. 习知的延时基本电路方块图 图2. 习知的延时基本电路之输入和输出电压 图3. 本新型的系统装置 图4. 调控上升时间(Tr)模式的信号流程图 图5. 调控下降时间(Tf)模式的信号流程图 图6. 延时单位显示的信号流程图 图7. I/P(P1.0)脉宽=2ms;I/P周期=4ms和上升时间差(Tr) =1ms的O/P(P2.7) 图8. I/P(P1.0)脉宽=2ms;I/P周期=4ms和下降时间差(Tf) =1ms的O/P(P3.7) |
