于隔离沟渠中具减少电容耗损之半导体元件之制造方法

摘要

本发明系提供制造半导体元件之一改良方法，以减少元件中隔离沟渠介电质之耗损。于一例示中，一种制造一半导体元件的方法包含于基材中形成复数个浅沟渠隔离(STI)沟渠。于该基材上方形成一穿隧氧化层、一第一导电层、一闸极介电层、及一第二导电层。蚀刻该些薄膜以定义出复数个堆叠闸极结构，特别地，该蚀刻可包含：执行第二导电层之一第一蚀刻，其中于第一蚀刻后，系保留位于STI沟渠上方之第二导电层之至少一部分，以及执行第二导电层之一第二蚀刻，其中保留于STI沟渠上方之第二导电层部分以及位于STI沟渠上方之闸极介电层部分系经由第二蚀刻完全去除。