延迟锁相回路及相角产生器

摘要

本案系指一种用来延迟一输入信号的延迟锁相回路(Delay Lock Loop；DLL)，其包含了一四相位产生器(Quadraturegenerator)，一电压控制器(voltage controller)，以及一延迟单元(delay cell)，其中该输入信号系被馈入该四相位产生器及该延迟单元，而分别从该四相位产生器及该延迟单元产生的一变相信号及一延迟信号则同时被馈入该电压控制器以产生被馈入该延迟单元的一控制电压，并藉之来控制该延迟信号的一延迟时间。