发明名称 半导体器件的制造方法及半导体器件
摘要 根据本发明的一个方面,提供了一种制造半导体器件的方法,所述方法包括:通过电镀方法在其表面中具有凹槽部分的衬底上形成第一金属膜,以将所述第一金属膜埋入所述凹槽部分的至少部分中;通过不同于所述电镀方法的膜沉积方法在所述第一金属膜上形成第二金属膜,所述第二金属膜包括作为主要成分的金属并包含杂质,所述金属是所述第一金属膜的主要成分,所述杂质的浓度低于所述第一金属膜中包含的杂质的浓度;热处理所述第一和第二金属膜;以及除去除了埋入所述凹槽中的部分之外的所述第一和第二金属膜。
申请公布号 CN100372098C 申请公布日期 2008.02.27
申请号 CN200510074824.4 申请日期 2005.06.03
申请人 株式会社东芝 发明人 森田敏行;丰田启;松井嘉孝;池谷文敏;坂田敦子;坚田富夫;尾本诚一
分类号 H01L21/768(2006.01);H01L21/3205(2006.01);H01L21/00(2006.01) 主分类号 H01L21/768(2006.01)
代理机构 北京市中咨律师事务所 代理人 杨晓光;李峥
主权项 1.一种制造半导体器件的方法,包括:通过电镀方法在其表面中具有第一凹槽部分和第二凹槽部分的衬底上形成第一金属膜,以将所述第一金属膜埋入所述第一和第二凹槽部分的至少部分中;通过不同于所述电镀方法的膜沉积方法在所述第一金属膜上形成第二金属膜,所述第二金属膜含有作为主要成分的金属并包含杂质,所述金属是所述第一金属膜的主要成分,所述杂质是硫、氯、氧、碳和氮中的至少一种物质,所述杂质的浓度低于所述第一金属膜中包含的杂质的浓度;热处理所述第一和第二金属膜;以及在所述热处理之后,除去除了埋入所述第一和第二凹槽中的部分之外的所述第一和第二金属膜,其中,所述半导体器件包括:所述衬底;绝缘膜,在所述衬底上形成并具有在同一表面上的所述第一凹槽部分和所述第二凹槽部分;第一布线,被埋入所述第一凹槽部分中并具有0.3μm或更小的线宽;以及第二布线,被埋入所述第二凹槽部分中并具有大于0.3μm的线宽,并包含浓度低于在所述第一布线中包含的杂质浓度的杂质。
地址 日本东京都